-
vhdl_course_tw_CIC
台湾IC中心VHDL讲义，内容详细，适合IC前端设计参考(Taiwan s IC Center VHDL handouts, detailed reference design for front-end IC)
- 2011-01-10 19:06:38下载
- 积分：1
-
fifo
高速FIFO，verilog设计。速度高达130Mhz(High-speed FIFO, verilog design. Speed up to 130MHz)
- 2007-08-22 10:48:45下载
- 积分：1
-
利用RC实现AD采集FPGA实现
这个是以前做的毕业设计中的，利用RC的充放电来实现AD采集的程序，利用高精度的电阻和电容，接在FPGA的一个IO口，利用充放电算法，实现高精度低成本的AD采集。
- 2023-02-23 21:20:04下载
- 积分：1
-
bayer2rgb
bayer to rgb,
module Bayer2RGB(
input MainClk,
input nRST,
input iVsync,
input iHref,
input[9:0] iPixelData,
&nbs
- 2022-08-17 06:48:57下载
- 积分：1
-
DC-Voltmeter
Use this multimeter to make precise electronic measurements and tests. Easy-to-read LCD readout, positive set selector switch and 32" leads. AC voltage
- 2013-01-07 22:52:54下载
- 积分：1
-
WorkSpace
计算三平动并联机构工作空间，自己编的，测试可以用(Calculation of three translation parallel mechanism)
- 2021-04-17 18:08:52下载
- 积分：1
-
LEDTest2
This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
- 2017-10-28 16:27:20下载
- 积分：1
-
512位RSA加密处理器模块，采用verilog语言设计
使用verilog语言设计的512位RSA加密处理器代码，保护测试模块。
设计的代码简单易懂，适合学习FPGA的新手查阅。
代码已经经过FPGA板上测试通过，保证可以运行。
- 2022-11-15 07:00:03下载
- 积分：1
-
design of 8 point fft
本课题描述了基于fpga的32点fft的设计。这里进行verilog编码来实现这个32点fft。使用xilinx ise 12.1版本进行合成和模拟；
- 2022-09-16 13:55:03下载
- 积分：1
-
200751312232682560
可以实现DDC各个模块的功能，如内插、抽取、FIR滤波等功能(DDC can realize the function of each module, such as interpolation, extraction, FIR filtering)
- 2007-10-21 12:50:20下载
- 积分：1
