登录
首页 » 文件处理 » scoredown码在Verilog

scoredown码在Verilog

于 2022-10-16 发布 文件大小:3.33 kB
0 65
下载积分: 2 下载次数: 1

代码说明:

应用背景scoredown代码包含2个模块和测试模块1 Verilog。这是一个代码写入FPGA实现。输入按钮和开关,输出LED。 ;关键技术本文采用Verilog编码来实现电路的功能。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104353会员总数
  • 66今日下载