-
led_prj
spartan 3E和verilog HDL的初学者极好的教材，本程序可直接下载到spartan实验板上运行。(Spartan 3E and Verilog HDL beginners excellent materials, the program can be downloaded directly to the spartan experimental board run.)
- 2013-04-17 13:35:42下载
- 积分：1
-
altera_fft
verilog实际例子，非常适合初学者学习(verilog practical examples, very suitable for beginners to learn)
- 2020-12-06 16:49:22下载
- 积分：1
-
Nut
UG二次开发，课程作业，研究生，学习，初学者，打孔，复杂体，阵列
UG C program，homework，student，study，first，hole，complex，many(
UG C program，homework，student，study，first，hole，complex，many)
- 2015-01-15 12:26:29下载
- 积分：1
-
Random_Derandom
通信中加扰/解扰算法。FPGA源代码，verilogHDL语言实现，包含测试程序。(Perturbation/perturbation algorithm. FPGA source code, verilogHDL language implementation, including test procedures.)
- 2020-08-12 13:38:27下载
- 积分：1
-
vhdl
code for fft non synthesisable in xilinx ise
- 2013-09-30 13:16:13下载
- 积分：1
-
GPS/BD开源原代码，verilog 有很强的借鉴意义
verilog编写的GPS /BD基带逻辑代码，包含跟踪相关部分代码，有比较好的借鉴意义。
- 2022-03-11 22:42:41下载
- 积分：1
-
TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能
TS 传输流的同步检测模块，该模块可以完成对输入的ts流的同步头检测和跟踪功能，使用该模块，需要注意的是，工作的时钟频率应该搞于ts流的输入时钟 2 倍以上，这样完成对ts流的低码流到系统时钟频率的转换和同步功能
- 2023-03-20 10:45:04下载
- 积分：1
-
时钟液晶 DE2 系列
编辑销计划以使其更适合您的 DE2 系列主板。这是一个时钟/计时器，它使用 DE2 液晶显示当前时间。一个基于 vhdl 语言的状态机用于与液晶显示控制器进行通信。Key2 按钮重置时间。所有的 VHDL 源代码是包括在内的。
- 2023-02-28 09:45:03下载
- 积分：1
-
BCD_to_7_seg_decoder
BCD to 7 segments display decoder
- 2015-06-15 22:36:01下载
- 积分：1
-
DDS_Dual_ports Verilog实现
DDS_Dual_ports Verilog实现，需要的可以下载实验，也可根据自身的需要修改，以求达到自身的目的
- 2022-02-26 19:19:42下载
- 积分：1
|
联系客服（QQ：3324461878）
