-
VerilogHDL_DC_Motor_control
采用Verilog HDL语言编写的直流电动机控制系统，主要完成直流电动机的速度控制，典型的三闭环(位置、转速和电流反馈)直流电机控制系统，对控制类相关的学习者价值很高(Using Verilog HDL language of the DC motor control system, mainly the completion of DC motor speed control, a typical three-loop (position, speed and current feedback) DC motor control system for control-type high-value related to the learner)
- 2008-01-10 23:34:29下载
- 积分：1
-
实验17 ADC实验
说明： 鉴于stm32在keil平台上的ADC采集转化，在LCD屏上显示程序(voltage acquisition adc)
- 2020-06-20 12:40:02下载
- 积分：1
-
信道编码的差分源代码
主要用于信道编码，可以防止相位的翻转，计算码元之间的相位变化以后，做差分传输，接收端根据前一码元的相位进行解差分。
- 2022-01-30 16:51:06下载
- 积分：1
-
CAN总线开发代码 can-sja1000
CAN总线开发代码，FPGA与sja1000通信，可实现CAN的接收和发送。(The FPGA and the sja1000 CAN bus development code, communication, which CAN realize the CAN send and receive.)
- 2021-04-14 17:08:55下载
- 积分：1
-
can总线
说明： SJA1000的ip核和相关测试脚本,OPENCORES 下载(SJA1000 IP downloads from opencores)
- 2019-11-15 10:07:14下载
- 积分：1
-
Verilog_HDLjiaocheng
Verilog HDL教程
什么是Verilog HDL？
Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)
- 2009-06-15 21:44:11下载
- 积分：1
-
SVPWM
实现SVPWM的算法实现和仿真，基于FPGA平台用VHDL语言编写(Realization and Simulation of algorithm for realizing SVPWM)
- 2018-04-10 14:25:17下载
- 积分：1
-
CPUdesign
说明： 计算机组成原理实验多时钟周期CPU设计，包含VHDL代码的设计，实验电路图，实验详细截图。(Computer component experiments designed more CPU clock cycles, including VHDL code design, test circuit, test detailed screenshots.)
- 2020-09-07 19:28:05下载
- 积分：1
-
用verilog实现电子时钟
电子时钟主要能实现如下功能：1、复位开始：时钟按开始按时分秒计时，当计到23:59:59时，跳转到00:00:00 重新开始。2、单击key1：进入时钟设置模式。3、单击key2：依次跳转要设置的位，被选中的位上的数字亮，其他位暗。4、单击key3：在已选择的位加一。5、单击key1：退出设置模式。
- 2022-01-25 16:33:46下载
- 积分：1
-
MPSK-modulation-and-demodulati
MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
- 2014-02-28 15:23:56下载
- 积分：1
