登录
首页 » Verilog » litepcie源程序

litepcie源程序

于 2022-10-11 发布 文件大小:959.66 kB
0 70
下载积分: 2 下载次数: 1

代码说明:

lite pcie 的程序,参考demo可以用来熟悉pcie axi-lite方式

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • cycle_measure
    测量周期,此程序已经在EP2C板子上成功实现(mesure cycle)
    2013-08-29 16:09:17下载
    积分:1
  • tlk2711test
    用verilog语言实现了tlk2711serdes芯片的高速串行功能,包含工程与仿真文件,亲测可用(Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available)
    2020-12-29 23:39:00下载
    积分:1
  • hapf
    单相混合有源电力滤波器的设计与控制,在matlab中的仿真模型,功能效果很好。(The design and control of single-phase hybrid active power filter in matlab simulation model, the function works well.)
    2012-12-11 16:17:23下载
    积分:1
  • CORDIC_vhdl
    基于VHDL语言的CORDIC算法实现,用于计算sin(x),cos(x)等,实测可用(Based on VHDL CORDIC algorithm, used to calculate sin (x), cos (x), etc., the measured available)
    2020-11-27 22:19:31下载
    积分:1
  • lowpass
    低通滤波器(由matlab和simulink两种方法实现)源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
    2013-03-13 18:36:40下载
    积分:1
  • Actel8051Core
    说明:  Actel 8051 Verilog core
    2020-06-27 03:00:02下载
    积分:1
  • DDSN
    quartus II 13.0 DDS工程文件,采用VHDL编写,可输出正交两路正弦信号。可以直接用modelsim-alter 仿真(quartus II 13.0 DDS project file, using VHDL written two orthogonal sinusoidal output signals. Can be simulated directly modelsim-alter)
    2021-03-20 16:49:17下载
    积分:1
  • LBJ
    SPI接口协议,将spi总线转换成为LOCALBUS总线(SPI interface protocol, the spi bus converted into LOCAL BUS bus)
    2021-03-30 09:49:10下载
    积分:1
  • 用Verilog实现的中值滤波代码
    在ISE下的中值滤波代码,采用的Verilog HDL语言,已经验证通过,方法简单,适合初学者使用,欢迎改进交流。。。。。。。。。。
    2023-05-17 13:00:03下载
    积分:1
  • AD9914原理图和gerber以及BOM表
    说明:  DDS VHDL include everything of dds AD9914
    2019-06-03 09:40:52下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载