登录
首页 » Verilog » 设计与表征的并行前缀加法器使用 Fpga

设计与表征的并行前缀加法器使用 Fpga

于 2022-10-09 发布 文件大小:6.61 kB
0 69
下载积分: 2 下载次数: 1

代码说明:

并行前缀加法器(也被称为carrytree

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AND
    this is "AND" gate implementation in VHDL
    2012-12-23 00:59:12下载
    积分:1
  • N-bits-by-M-bits
    这是一个verilog代码实现的常用乘法器。设计的是通用N比特乘M比特的二进制乘法器(This is a common multiplier verilog code. Design of a generic N bits by M bits of the binary multiplier)
    2013-10-05 19:44:52下载
    积分:1
  • sync-and-asyn_FIFO_verilog
    同步与异步FIFO的verilog实现,包括源代码,testbench,测试以及综合通过,还有相关参考资料(Synchronous and asynchronous FIFO verilog achieve, including source code, testbench, test and integrated through, as well as related references)
    2021-03-07 14:19:29下载
    积分:1
  • medianfilter
    图像滤波中的中值滤波,有效滤除椒盐噪声,使用verilog语言编写(Image filtering in the median filter, effectively filter out salt and pepper noise, using verilog language)
    2011-10-13 17:08:48下载
    积分:1
  • wavelet
    基于DB8小波变换的verilog代码设计,支持Avalon总线(Verilog DB8 Wavelet Transform Based on code design, support Avalon bus)
    2011-01-11 13:45:55下载
    积分:1
  • pwm_smg_display
    用三个按键控制pwm输出 key0控制是选着显示/改变频率或占空比 key1控制增加 key2控制减少 数码管显示频率或占空比 频率单位默认Hz(500-20KHz) 占空比范围(0.1-0.9)(Control PWM output with three keys Key0 controls display/change frequency or duty cycle optionally Key1 controls the increase Key2 controls are reduced Digital tube display frequency or duty ratio Frequency unit default Hz (500-20khz) Duty cycle range (0.1-0.9))
    2020-06-17 15:42:35下载
    积分:1
  • lanqiu24s8
    篮球24s计时。计时器递减计数到零时,数码显示器显示‘0’并停止,同时发出报警信号(basketball 24 seconds)
    2012-06-11 16:04:01下载
    积分:1
  • A402-OutputTFT-LCDDriverICWithPower
    文档主要是关于TFT-LCD的相关资料,是有关TFT-lcd芯片的结构与设计理念,对于在这方面学习的朋友有比较大帮助(402 output thinfilm transistorliqu idcrystal display(TFT-LCDdriver integrated circui(ICwith power controlbasedon the number of color stobe displaye disdescribed. Toachievethistypeofpowercontrol,referencevoltagebuffersare turnedonandoffaccordingtotheselectednumberofcolors.)
    2011-08-20 17:08:00下载
    积分:1
  • TLC5510
    TLC5510的驱动程序,采用Verilog语言编写(TLC5510 driver, the use of Verilog language)
    2020-08-13 21:38:29下载
    积分:1
  • 执行高速度低功率组合和时序电路使用可逆逻辑
    摘要可逆逻辑本身是一个突出的、具有重要意义的技术,在这一技术中起着重要的作用
    2022-07-24 10:08:03下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载