-
cnt60
de2开发板上的一个小程序 模60的计数器/分频器(de2 board developed a small program module 60 of the counter/divider)
- 2011-11-28 20:28:12下载
- 积分：1
-
32 位超前进位加法器的设计
在本文设计的 32 位携带看超前进位加法器做.the 通过设计 8 4 位共轭亚油酸块降低复杂度。
- 2022-03-23 01:59:34下载
- 积分：1
-
DE1 在 VGA 上使用 D5M 相机
这是该演示程序，使用 D5M。它可以输入从 D5M 相机和图像输出到 VGA 的形象。
此程序是非常实用的第一次使用 D5M 板，我们可以添加函数，我们想要从这个的程序。它是一个非常基础程序在 D5M 摄像头和 VGA。此程序可以在图像处理中使用它是非常入门程序。
- 2022-03-18 05:25:45下载
- 积分：1
-
liyuanlnx_key_beep
说明： FPGA按键加蜂鸣器实验：
加延时防抖+蜂鸣器(Experiments of keys and buzzers in FPGA)
- 2020-06-22 04:00:01下载
- 积分：1
-
SD_verilog
说明： 该代码，只用了硬件描述语言Verilog在完成对SD卡控制器的编写，经济实用(The code, only the hardware description language Verilog in the completion of the SD card controller to prepare, economical and practical)
- 2020-12-27 22:19:02下载
- 积分：1
-
06042349
Dynamic Power Management for the Iterative Decoding of Turbo Codes
- 2014-04-04 15:03:28下载
- 积分：1
-
Verilog-learning-experience
初学学习verilog的经验，可以帮助新手以正确的思维方式，学习方法学习。(Verilog learning experience)
- 2013-09-30 09:51:04下载
- 积分：1
-
dds正弦发生器代码
讲述了dds直接数字频率合成的基本原理，同时用ＶＨＤＬ语言编写dds原代码用于生成正弦波，并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果(described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output)
- 2005-04-21 08:04:15下载
- 积分：1
-
FIFO verilog 代码
这个项目给出FIFO.Since buscan连接于不同的数据速率操作的设备，先入先出（FIFO）存储器的需要，以适应useof在I2C在I2C。 WithFIFO存储器，一快速的设备可以与通过theFIFO缓冲非常慢的设备进行通信。在另一方面，如果快速和低设备连接togetherwithout缓冲器时，快速的设备将必须等待低设备finishtransfer或接收的数据;但通过使用缓冲液中，在快速设备将bekept忙于处理信息到缓冲区。这是writteninto内存中的数据首先是第一个TOBE读出。
- 2022-01-25 20:16:01下载
- 积分：1
-
傅里叶变化
快速付里叶变换子程序所需 RAM 空间以输入的首地址为基址,向增加的方向扩展(Fast Fourier Transform subroutine RAM space required to input the first address of the site was to increase the direction of expansion)
- 2005-08-03 16:04:51下载
- 积分：1
