登录
首页 » Verilog » verilog code of counter with clock divider for fpga implementation

verilog code of counter with clock divider for fpga implementation

于 2022-10-05 发布 文件大小:85.61 kB
0 91
下载积分: 2 下载次数: 1

代码说明:

带时钟分频器的计数器的代码是用verilog编写的。代码是用verilog HDL编写的,完全可以合成,可以在FPGA上实现;

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • Zedboard
    上传的是基于Xilinx的新出的开发板Zedboard的一个简单的知道文档,希望对有关同学有所帮助。(Uploaded a simple know the document based on Xilinx' s new development board Zedboard the hope that some of the students to help.)
    2012-12-17 15:48:11下载
    积分:1
  • fpga led
    led大显示屏发送卡代码,非常珍贵的,大家多多下载,和CODEFORGE网站共同发展,谢谢这个网站,这么多资源,对软件工程师真的是非常有用,再次感谢
    2022-01-27 23:17:04下载
    积分:1
  • 分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序 FRFT Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • 8_BUS
    BUS documentation and map reffereces
    2020-06-25 19:40:02下载
    积分:1
  • vhdl-golden-reference-guide
    vhdl golden reference guide
    2012-12-31 03:56:13下载
    积分:1
  • 03-verilog-11
    Verilog reference book
    2015-02-06 09:03:48下载
    积分:1
  • Harris-algorithm-based-on-FPGA
    在利用FPGA的并行处理能力应对高速数据和去做复杂的数据处理时,对一些较为复杂或者重复性工作模块多的情况下,算法资源就需要进行预评估。有效的资源预评估不仅可以在芯片选型上有益,还可以对程序有较详细的估计,在硬件不变的前提下能够选择更好的算法优化。本文着重在Harris算法在FPGA的实现以及在移植之前对其占用的FPGA资源进行预评估。(Response to high-speed data and do complex data processing in the FPGA parallel processing capabilities, to cope with some of the more complex or repetitive tasks module,it is necessary to pre-assessment algorithm resources. Resources pre-assessment can not only be useful in the chip selection, but also be a more detailed estimate of the program to be able to choose a better algorithm optimization in the same premise hardware. This article focuses on the pre-assessment in the Harris algorithm in the FPGA implementation and its FPGA resources occupied prior to transplantation.)
    2013-02-28 15:41:39下载
    积分:1
  • cpu32 _加法器
    介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。
    2023-01-05 04:05:05下载
    积分:1
  • Verilog-example-by-xiayuwen
    这本书是夏宇文老师在几年前编写的,非常是和初学者,里面有哦对verilog 的详细讲解(a book write by xiyuwen ,This book provides a detailed explanation of verilog )
    2012-01-03 19:02:58下载
    积分:1
  • Verilog HDL怎样用FPGA实现PID控制器
    资源描述本文讲的是基于FPGA的模糊PID控制器实现,详细介绍了Verilog HDL怎样用FPGA实现PID控制器
    2022-02-02 21:59:26下载
    积分:1
  • 696518资源总数
  • 104603会员总数
  • 38今日下载