-
Signal
基于FPGA的DDS相位累加器，连接至存有波形数据的rom后再接至DA可以输出对应的波形(abcdefghijklmnopqrstuvwxyz)
- 2018-05-10 15:19:05下载
- 积分：1
-
VGA基础彩条测试实验
基于FPGA的VGA彩条测试实验，通过Verilog编写，程序通过一个key键控制几种显示模式之间的转换。。。分别有：纯色、彩条、过渡色、大方块、小方块等几种显示模式。。。因为都已在程序中设好，并没有加一些其他的模块调用。。。程序内的pll是48-40的，要用的话需根据需要更改。。分辨率有两种可供选择
- 2022-05-04 21:10:13下载
- 积分：1
-
FPGA控制VGA接口的简单实验
使用的是飓风四代 的开发板，完成的是VGA接口的测试，简单的汉字显示，数字显示，图片显示，基本上完成了VGA的所有能用的功能，代码注释详细，适合入门者，压缩包中的实验个数很多，涵盖了所有的VGA实验。
- 2022-02-16 09:11:56下载
- 积分：1
-
256分16位FFT
应用背景256、分 ； 16；FFT执行一个基2快速傅里叶变换FFT架构。在一个等级的基础上，每一个等级都有自己的蝴蝶和等级，并用记忆从彼此分离交织器。 ；该FFT可以执行calcualations关于连续和数据流的数据（一个数据一套接一个的），多了，输入和输出通过对，增加带宽加倍。并；关键技术256、分 ； 16；FFT
- 2022-12-04 02:45:07下载
- 积分：1
-
XilinxFpgaDesignAndTest
Xilinx fpga 设计培训中文教程,比较好的学习FPGA入门的教程(Xilinx fpga design training for Chinese curricula, better start learning FPGA Tutorial)
- 2020-08-13 15:58:30下载
- 积分：1
-
DAC2902
verilog编写的DAC2902程序，用于高速的数模转换(verilog language,using for DAC2902 digital analog converter)
- 2011-08-07 14:29:54下载
- 积分：1
-
shuzishizhong
这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。(This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.)
- 2013-12-10 22:21:55下载
- 积分：1
-
cordic 的verilog 代码
这是一个关于 VLSI 设计项目。主题是设计用于CORDIC （为 CO纵坐标 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-08-18 23:53:13下载
- 积分：1
-
SSI_read
说明： 使用Verilog 编程语言实现对11 bit 编码器SSI输出的读取(Use Verilog to read encoder,it's 11 bit and SSI output)
- 2020-12-28 21:09:01下载
- 积分：1
-
cpu_easy
说明： ADD MOV MOVi SUB四指令cpu设计，qutartus，(Design of four-instruction CPU)
- 2019-05-13 11:44:49下载
- 积分：1
