登录
首页 » VHDL » 数字频率计

数字频率计

于 2022-08-26 发布 文件大小:8.47 MB
0 105
下载积分: 2 下载次数: 1

代码说明:

该项目用来测量频率。它有三个范围,其中包括 0.01 赫兹 ~ 1 Hz,1 ~ 100 Hz 和 100 ~ 10000 Hz。这样的结果将是最好的程序能自动调节到最佳的范围内。这个项目是在 Altera 软件 8.1 上进行验证。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 数字点阵赛车
    数字电路点阵赛车,分为开始前5秒倒计时,59秒计时,赛车显示,赛道显示,失败提示,成功提示,移动控制以及总控制等8个模块。实现由3个开关控制点阵赛车在设置好的赛道中前进或左右移动。
    2022-04-10 09:21:03下载
    积分:1
  • my_test_rw_pack9
    基于Verilog HDL的SDRAM控制器。 实验条件: 工具:Quartus II 6.0 ,SignalTap II FPGA:Altera Cyclone EP1C12Q240C8N SDRAM:HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)
    2013-01-31 11:13:26下载
    积分:1
  • 完成的是RS422信号的计数功能,并产生一定的触发信号
    完成的是RS422信号的计数功能,并产生一定的触发信号-RS422 signals the completion of the count function, and produce a certain trigger signals
    2022-04-14 14:08:50下载
    积分:1
  • sp6ex5
    说明:  xilinx SP6系列的3-8译码器实现(Implementation of Xilinx SP6 Series 3-8 Decoder)
    2020-06-22 21:40:01下载
    积分:1
  • 用VHDL语言设计四位全加器,有低位进位和高位进位。
    用VHDL语言设计四位全加器,有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.
    2022-03-20 15:03:38下载
    积分:1
  • CPU的VHDL设计代码
    应用背景VHDL  ;CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL  ;CPU设计...................................................................................................................................
    2022-05-20 23:07:58下载
    积分:1
  • biaojue4
    此代码实现4人表决功能,4人中有三人同意即为通过。(Four voting)
    2013-10-29 21:46:07下载
    积分:1
  • 语言和 vhdl 文件
    库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ; 实体三叶因子 1 是 端口 ( 赤  角: 在 std_logic ; rst: 在 std_logic ; q1: std_logic 出) ; 结束三叶因子 1 ; 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-07-03 16:30:03下载
    积分:1
  • "Verilog HDL Design Guide" 4
    《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4
    2023-06-21 01:20:03下载
    积分:1
  • cla - Copy
    说明:  ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
    2019-03-19 01:35:37下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载