网站首页

基于AMBA总线的ahb_sram_slave设计资源

于 2022-08-25 发布文件大小:2.32 kB

 0  63

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于AMBA总线的sram slave设计，32位总线，支持8/16/32位数据读写，SRAM空间大小是64KB，单周期读写(本设计不支持wait，即hready都拉高) SRAM是一个单端口（FiFo是双端口，这里就是一边读写就行，就使用单端口），大小是8*8K,支持低功耗（工作状态的功耗是low power standby 状态的几百倍），支持BIST 也预留了DFT port端口，可以有三种Model：function，BIST，DFT

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

5分频电路

2022-01-25 22:09:58下载

积分：1
verilog 代码
下面的文件，包括各种RTL代码一样，全加器，defparam例如，还包括位运算符，逻辑运算符和多家运营商，半加器，复用器，多路复用器。这可能会帮助你理解的Verilog整个概念。

2022-02-13 00:17:38下载

积分：1
红外 verilog 旋风 3
这 VHDL/Verilog 或 C/c + + 源代码并作为设计参考说明了如何实现这些类型的功能。它是 user 的责任，以验证其设计一致性和使用正式的功能核查方法。友晶提供关于使用没有保修服务或此代码的功能。

2022-06-01 01:17:43下载

积分：1
fft-matlab
FFT的MATLAB实现。非常完整的实现FFT过程，速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)

2012-10-27 16:07:24下载

积分：1
使用DA FIR滤波器
在此，我设计了一个高面积效率事半功倍，少FIR 滤波器呈现。分布式运算（DA），已被用于实施的一般版本的不对称位串行方案 FIR滤波器，以4输入的最佳优点基于LUT的 FPGA的结构。此外，我们还推出了修改在累加器阶段，实现进一步的节约。所提出的滤波器的设计和与Altera合成的Quartus II，并实施了的Stratix FPGA器件上。我们的研究结果相较于以前的LUTless秀降低面积要求 DA架构。

2023-01-17 04:05:04下载

积分：1
float_int
自己编写的，浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)

2020-12-18 10:29:11下载

积分：1
fifo
同步fifo，本设计采用同步fifo方式，中间例化ram，实现同步fifo传输

2022-10-13 12:40:03下载

积分：1
CPU
使用QuartusII软件，利用VHDL语言设计实现CPU,其中包含时序图仿真。(Using software QuartusII, using VHDL language to design the CPU, which contains sequence diagram simulation.)

2015-07-22 16:23:52下载

积分：1
基于XILINX的多周期CPU设计
基于xilinx的多周期CPU，测试通过，不满足单周期CPU的同学可以看看

2022-07-07 06:42:23下载

积分：1
riscv-invicta-master
说明：有关risc-v cpu的问题,里面有一些有关cpu的设计(The problem of risc-v can be solved)

2020-07-01 23:00:02下载

积分：1

696518资源总数
104388会员总数
18今日下载

基于AMBA总线的ahb_sram_slave设计资源

0 个回复

热门标签

热门下载