网站首页

一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码

于 2022-08-23 发布文件大小:88.48 kB

 0  122

下载积分: 2 下载次数: 1

我要下载

代码说明：

一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码-Gray-code based on the Asynchronous FIFO Design and Implementation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

spdif_interface_latest.tar
音频spdif格式编解码，可以将音频格式在i2s dsd以及spdif之间转换(Spdif audio codec)

2016-05-15 11:02:34下载

积分：1
BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示...
BulkIn是FPGA向CY7C68013发送数据 BulkOut是FPGA从CY7C68013接收数据,可以用LED显示 -BulkIn is the FPGA to the CY7C68013 is BulkOut send data CY7C68013 receive data from the FPGA, you can use LED display

2022-08-15 04:42:44下载

积分：1
7x7块交织器的FPGA设计
基于FPGA的7x7块交织器设计，程序分交织、解交织两部分，并在QUARTUS II 9.0 下仿真通过，内附模块详细端口说明及仿真分析文件。

2022-12-16 23:40:03下载

积分：1
Lab5.5_Led_FPGA
使用verilog在fpga开发板实现流水灯，包括整个工程文件(This code is used for early learners to study verilog。)

2014-05-07 19:57:24下载

积分：1
flash_test_24
说明：实现fpga 读写flash 在k7上验证(Realization of FPGA read-write flash verification on K7)

2020-06-18 20:00:02下载

积分：1
golomb编码，用于无损图像压缩等，基于quartusii平台。
golomb编码，用于无损图像压缩等，基于quartusii平台。-golomb coding for lossless image compression, based on the platform quartusii.

2022-02-15 20:55:31下载

积分：1
AD9516VERILOG
通过VERILOG编写的AD9516时钟芯片SPI配置代码(CONGIGURE THE ad9516)

2021-03-15 12:09:23下载

积分：1
bhaswatiml
matlab code for communication

2013-11-07 00:43:24下载

积分：1
北邮数电实验代码
实验一：QuartusⅡ原理图输入法设计与实现一：实验要求 ①：用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块单元。 ②：用实验一生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号。 ③：用3线—8线译码器和逻辑门设计实现函数F，仿真验证其功能，下载到实验板测试。要求用拨码开关设定输入信号，发光二极管显示输出信号。二：报告内容

2022-01-29 00:01:12下载

积分：1
Yoshis_Island_(V1.0)_(U)
Bringing SMW2:YI Back To LIFE Through Rom!

2013-01-19 23:40:42下载

积分：1

696518资源总数
104444会员总数
15今日下载

一种基于格雷码的异步FIFO设计与实现,8*8位的fifo VHDL 源码

0 个回复

热门标签

热门下载