-
NIOS II IDE 编程, uart_txd测试程序,仅供参考。
NIOS II IDE 编程, uart_txd测试程序,仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
- 2022-11-30 03:45:03下载
- 积分:1
-
design a module from a trip data flow channeling Lane detected bitstream "1...
设计一个模块,从一个窜行数据流里检测出码流“11100”,这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
- 2022-07-06 13:42:26下载
- 积分:1
-
基于FPGA的数字钟
1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟,要求时钟的最小分辨率时间为1s。2.多功能数字钟系统功能的具体描述如下: 计时:正常工作状态下,每日按24小时计时制计时并显示,蜂鸣器逢整点报时。 校时: 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
- 2022-05-23 08:48:32下载
- 积分:1
-
OFDM-Verilog
基于FPGA的OFDM的实现,Verilog语言。(OFDM based on FPGA,by Verilog)
- 2021-02-03 20:59:58下载
- 积分:1
-
DDS_BPSK
基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)
- 2017-04-28 11:44:46下载
- 积分:1
-
本人初学VHDL时编的比较系统的VHDL源程序 巨实用
本人初学VHDL时编的比较系统的VHDL源程序 巨实用 -I am learning more systematic series of practical VHDL source Giant
- 2022-01-26 04:42:18下载
- 积分:1
-
VendingMachine
VHDL Vendingmachine source
- 2013-11-02 06:19:46下载
- 积分:1
-
20080931
Design approach for VHDL and FPGA Implementation of
Automotive Black Box using CAN Protocol
- 2009-10-23 00:20:47下载
- 积分:1
-
UART_generator
UART自适应波特率发生器,其中是以文档的形式来介绍怎样实现UART波特率发生器的实现(Adaptive UART baud rate generator, which is in the form of a document to describe how to achieve the realization of UART baud rate generator)
- 2009-12-23 12:10:03下载
- 积分:1
-
rc6_decryption
rc6 algorithm designed based on verilog and is verified
- 2020-12-01 21:59:28下载
- 积分:1