登录
首页 » Verilog » 数字时钟模块

数字时钟模块

于 2022-08-14 发布 文件大小:75.70 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

基于FPGA硬件平台的数字显示时钟系统,通过数码管能够实时地显示系统或自定义时间。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDLFIR
    1 由matlab计算FIR数字滤波器的滤波系数; 2 用VHDL语言设计逻辑电路,再通过QUARTUS II 软件,将各个模块的电路封装成期间,在顶层设计中通过连线,完成整个系统。 (matlab VHDL QUARTUS )
    2016-05-15 12:49:30下载
    积分:1
  • FPGA实现UART接收和发送
    在fpga中实现实现了UART的功能,经过实际在ep4cE6 fpga上下载测试,发现可以准确的接收个发送串口数据,和板子上的单片机uart通信正常。要使用的小伙伴,可以直接拷贝使用。
    2022-01-31 07:33:26下载
    积分:1
  • VER_I2C_EEPROM
    EEPROM 的verilog仿真模型(cat24cxx系列)(verilog simulition Model of EEPROM,include cat24cxx)
    2016-10-15 11:37:50下载
    积分:1
  • SignalTapII学习笔记
    说明:  学习fpga的工具signaltap软件使用说明书,好工具(Learn the instruction manual of signaltap software, a good tool)
    2020-03-29 17:59:18下载
    积分:1
  • bubblesort
    根据ASMD图设计验证冒泡排序算法。给出设计程序及时序仿真结果,含纸质报告。(According to the ASMD diagram design, verify the bubble sorting algorithm. Give the design procedure and the simulation result in time, including paper report.)
    2021-05-08 13:28:35下载
    积分:1
  • UART_RX_
    fpga串口的发送程序基于verilog语言拿走不用谢。(The sending program of FPGA serial port is based on Verilog language.)
    2020-06-18 04:00:01下载
    积分:1
  • QPSK
    用VHDL语言实现QPSK调制功能和解调功能,(Using VHDL language features QPSK modulation and demodulation functions,)
    2021-04-26 15:28:46下载
    积分:1
  • FPGA按键延时模块 debounce
    说明:  FPGA按键延时模块,产生key_value和key_flag 可直接例化调用(The key delay module of FPGA)
    2020-06-22 04:20:02下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • uart
    说明:  fpga串口收发完整程序,Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
    2020-06-20 17:00:02下载
    积分:1
  • 696518资源总数
  • 104388会员总数
  • 18今日下载