网站首页

EAACK secure system

于 2022-08-06 发布文件大小:10.81 kB

 0  64

下载积分: 2 下载次数: 1

我要下载

代码说明：

很好，我在做简化编码语言IIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIIII

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

polar_SC译码
该部分的主要功能是完成基于FPGA的polar码SC译码。(The main function of this part is to complete the FPGA-based polar code SC decoding.)

2021-02-17 13:49:46下载

积分：1
FIRDF_design
FIR带通、带阻滤波器设计，需要输入截止频率以及容许偏差。(FIR band pass and band stop filter design)

2020-09-28 15:17:44下载

积分：1
夏宇闻-Verilog数字逻辑设计教程
说明：引入了Verilog HDL硬件描述语言介绍了信号处理与硬线逻辑设计的关系，以及有关的基本概念。(In this paper, Verilog HDL hardware description language is introduced to introduce the relationship between signal processing and hardware logic design, as well as the related basic concepts.)

2019-10-28 13:11:12下载

积分：1
FMCOS
复旦cpu COS

2015-12-23 15:53:42下载

积分：1
FPCA_彩灯控制器
基于fpga的彩灯控制器。利用verilog硬件描述语言，掌握状态机的基本原理，利用状态转换，实现26个（8个绿灯，18个红灯）LED灯显示8种不同的闪烁花型，主要包括绿灯全亮，红灯左移绿灯左移，红灯全亮绿灯左移，红灯左移请点击左侧文件开始预览！预览只提供20%的代码片段，完整代码需下载后查看加载中侵权举报

2022-03-21 07:50:42下载

积分：1
UART
UART文件包括发送器接收器 fifo 测试文件(UART file includes a receiver transmitter fifo test files)

2016-06-06 20:35:02下载

积分：1
verilog经典设计实例
学习verilog过程中总结的54个经典设计实例，供verilog初学者入门学习，掌握编程技巧。实例包括：计数器、加法器、数据寄存器、锁存器、进程函数，以及小型工程项目如交通信号灯系统，乐曲演奏，简单编码器等设计实例。

2023-03-14 22:55:03下载

积分：1
mul_ser12
本源码是用Verilog编写的12位移位相加乘法器的设计源码，开发软件为MAX+PLUS，已经测试通过。(The Verilog source code is written in the sum of 12-bit shift multiplier design source code, developing software for the MAX+ PLUS, has been tested.)

2011-05-31 14:19:30下载

积分：1
float_int
自己编写的，浮点数与整数之间的转换的Verilog HDL实现(Written by myself, it is converted into Verilog HDL integer floating point implementation)

2020-12-18 10:29:11下载

积分：1
cntrlr
verilog code for bus controller

2014-03-19 15:17:24下载

积分：1

696518资源总数
104388会员总数
18今日下载

EAACK secure system

0 个回复

热门标签

热门下载