网站首页

RAM存储器：设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write

于 2022-08-05 发布文件大小:787.00 B

 0  49

下载积分: 2 下载次数: 1

我要下载

代码说明：

RAM存储器：设定16 个8 位存储单元。如果read= 1 则dataout

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

61EDA_D888
基于Verilog HDL出租车计费系统的研制(Based on Verilog HDL Taxi Accounting System)

2010-01-07 18:30:10下载

积分：1
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看...
用verilog编写的网卡芯片rtl级。前仿后仿都通过了，可以在modelsim上运行察看-verilogrtl After the former imitation through imitation, it can run on the look modelsim

2022-09-01 11:30:03下载

积分：1
一些简单的VHDL实例，主要是介绍一些基本逻辑们及一些组合、时序电路的例子，供大家参考...
一些简单的VHDL实例，主要是介绍一些基本逻辑们及一些组合、时序电路的例子，供大家参考-Some simple examples of VHDL, mainly to introduce some basic logic and some combination of sequential circuit examples for your reference

2022-01-31 04:35:55下载

积分：1
seg7
SEG7数码管显示示例程序，适用于ALTERA的CPLD(SEG7 digital display sample program of ALTERA CPLD)

2012-05-31 10:29:25下载

积分：1
vhdl编写的硬件乘法器
vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier

2022-01-26 07:31:00下载

积分：1
Xilinx FPGA make 50 smaller
Xilinx FPGA make 50 smaller-Xilinx FPGA make 50 smaller

2022-06-14 18:24:14下载

积分：1
展位乘数 VHDL 源代码
8位有符号编码的整数基改性

2022-06-14 01:22:33下载

积分：1
m68000
VHDL code for MC68000

2011-06-21 17:17:00下载

积分：1
用VHDL langhantdma
用VHDL语言实现TDMA编码,简单，明了。看标注就可以看懂-use vhdl langhanTDMA

2022-01-30 18:52:37下载

积分：1
Copy-of-DIGITAL-VLSI-DESIGN
a manual for design implementation of fpga and ASIC using verilog

2012-09-04 17:34:58下载

积分：1

696518资源总数
104305会员总数
11今日下载

RAM存储器：设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write

0 个回复

热门标签

热门下载

RAM存储器： 设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write

0 个回复

热门标签

热门下载

RAM存储器：设定16 个8 位存储单元。如果read= 1 则dataout<=mem(conv_integer(address)). 如果write