基于Verilog HDL设计数字频率计+八位定点乘法器
于 2022-07-09 发布
文件大小:1.48 kB
0 20
下载积分: 2
下载次数: 1
代码说明:
基于Verilog HDL设计数字频率计,通过实验箱GW-CK实现,数字频率计分为有时钟使能的计数器,reg32锁存器,测频控制信号发生器三个模块完成,八位定点乘法器
下载说明:请别用迅雷下载,失败请重下,重下不扣分!
发表评论