登录
首页 » Verilog » FPGA SDRAM读写

FPGA SDRAM读写

于 2022-07-05 发布 文件大小:3.03 MB
0 122
下载积分: 2 下载次数: 1

代码说明:

SDRAM即同步动态随机存储器,同步是指memory工作需要同步时钟,内部命令的发送与数据的传输都以它为基准;动态是指存储阵列需要不断地刷新来保证数据不丢失;随机是指数据不是线性依次存储,而是自由指定地址进行数据读写

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • BCH3
    BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)
    2021-01-26 11:58:36下载
    积分:1
  • VGA-VHDL-Design
    本文件给出了基于VHDL语言的VGA图像显示程序及其工程问件。(This document is presented based on VHDL language VGA image display program and the project asked the pieces.)
    2010-06-19 11:35:12下载
    积分:1
  • SIREN
    An Alarm Project Writen in VHDL for FPGA Devices
    2010-10-01 16:37:48下载
    积分:1
  • OFDM-Verilog
    基于FPGA的OFDM的实现,Verilog语言。(OFDM based on FPGA,by Verilog)
    2021-02-03 20:59:58下载
    积分:1
  • iic_sci
    FPGA编程,经过团体奋战完成,全是底层的IIc和sci通信,完整版。(FPGA programming, after groups fight to the finish, all underlying SCI and IIc communication, full version)
    2014-12-23 09:32:54下载
    积分:1
  • FIFO的verilog程序
    动画电影好的颠覆活动符合大喊大吼,道光皇帝繁华的大喊大吼,给对方互动活动芳华虚度和。电饭锅很多新的,都会给读后心得黑灯瞎火大学,得到优惠电信用户读后心得颠覆活动消化道,颠覆活动符合东西方呼吸道,东方红乡读后心得银行信贷参加。
    2022-01-24 09:57:06下载
    积分:1
  • AD_TO_FIFO
    A/D采集的数据缓存进入fifo,并通过读信号将FIFO中的数据送入网口(A/D sample data buffer to fifo,and then read enable to ethernet.)
    2020-07-10 21:08:54下载
    积分:1
  • 各种基础module打包下载全集
    例如分频器,alu,ram的verilog实现(The implementation of divider, alu, ram etc. in verilog)
    2020-10-12 23:37:32下载
    积分:1
  • vgachar
    VGA显示程序VHDL版本,适用于ALTERA的CPLD(VGA display program applies ALTERA CPLD)
    2012-05-31 10:35:14下载
    积分:1
  • verilog111.rar
    verilog 的东西好好用的呢,那是verilog 学习者的必备东西哦(verilog things properly used it, it is an essential learners verilog things oh)
    2007-05-20 10:23:46下载
    积分:1
  • 696518资源总数
  • 106259会员总数
  • 28今日下载