-
shuzishizhong
数字时钟，包括流程图以及编码和完整的实验报告，内容详细丰富。(Digital clock, including flowcharts, and coding and a full lab report, detailed and rich.)
- 2011-12-20 19:53:07下载
- 积分：1
-
512×8bid的FIFO 含工程文件，基于QUARTUs
512×8bid的FIFO 含工程文件，基于QUARTUs-512 × 8bid the FIFO with the project document, based on the QUARTUsII
- 2022-03-14 07:41:33下载
- 积分：1
-
数字波形存储器VHDL源码，基于Quartus II开发。
数字波形存储器VHDL源码，基于Quartus II开发。-Digital waveform memory VHDL source code, based on the Quartus II development.
- 2022-01-26 14:31:04下载
- 积分：1
-
基于FPGA的六路抢答器
设计一个可供6组参赛选手使用的抢答器，具体要求如下：1) 可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2) 电路具有第一抢答信号的鉴别和锁存功能；3) 设置计分电路4) 设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写
- 2023-01-01 02:30:03下载
- 积分：1
-
fpga超声波测距
FPGA开发超声波测距，可改写工业探伤或倒车测距等系统，quartus2下选择EP2C5Q208C8（CycloneⅡ） 支持目前淘宝上能买到的所有4-5针超声波模块 应用cycloneⅡ自带除法模块 开发板为有光技术YG2.1 生成电路规模较小 ！！注意：移植程序仅需重新约束数码管和超声波模块的针脚
(Ultrasonic Ranging FPGA development, industrial inspection or reverse rewritable ranging systems, EP2C5Q208C8 (CycloneⅡ) under quartus2 4-5 needle ultrasonic module supports all currently scouring the treasure can buy Applications cycloneⅡ own division module Development board bright technical YG2.1 Small scale generating circuit ! ! Note: The migration program only re-constraint digital and ultrasonic modules Pin)
- 2022-07-17 19:43:35下载
- 积分：1
-
ConvolutionWithViterbiDecoding
QPSK调制下的（5,7）卷积码的编码和维特比译码与BPSK调制下（5,7）卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
- 2020-12-12 20:09:15下载
- 积分：1
-
SSI-ABZ
SSI转ABZ信号FPGA程序，测试完全可用(Function of SSI convert to ABZ signal,is available)
- 2019-05-19 15:37:48下载
- 积分：1
-
sobel
在FPGA中，采用verilog HDL语言实现图像处理算法sobel，仿真实验通过(In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment)
- 2021-01-15 20:58:46下载
- 积分：1
-
fpga vhdl
fpga测温的框图和源码 希望能帮到大家 没有测试 紧供参考-fpga vhdl
- 2022-07-20 06:55:34下载
- 积分：1
-
用VerilogHDL编写的，一个占空比为50％的6分频电路
用VerilogHDL编写的，一个占空比为50％的6分频电路-prepared using Verilog HDL, a 50% duty cycle for the six sub-frequency circuit
- 2023-06-23 12:25:03下载
- 积分：1
