网站首页

Verilog_HDL源码， Verilog_HDL源码

于 2022-06-21 发布文件大小:20.62 kB

 0  57

下载积分: 2 下载次数: 1

我要下载

代码说明：

Verilog_HDL源码， Verilog_HDL源码-Verilog_HDL source, Verilog_HDL FO

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

C4gx15_starter_qsys_pcie_gen1x1
PCIe demo sample code

2020-12-09 16:39:19下载

积分：1
alu
this is the vhdl code for the arithmetic logic unit.enjoy!

2013-08-22 18:51:35下载

积分：1
iq_balance
调整iq幅度不平衡的模块，可以解决载漏和边带问题。(Iq amplitude imbalance adjustment module can be resolved carrier and sideband leakage problems.)

2021-04-23 17:48:47下载

积分：1
Building and Using Counters - DE2-115
本练习的目的是构建和使用计数器。所设计的电路将在计算机上实现

2022-03-25 20:38:37下载

积分：1
riscmcu VHDL，包含仿真平台和文档进行显示
riscMCU的VHDL实现，内附有modelsim仿真testbench和文档说明-riscMCU VHDL, modelsim containing a simulation testbench and documentation shows

2022-05-29 16:45:22下载

积分：1
ENDAT2.2-Code
海德汉绝对式编码器代码，VHDL语言编写(Heidenhain absolute encoder code, VHDL language)

2021-04-26 11:18:45下载

积分：1
8. For the key to enter a password lock, assuming that reset after the seven lam...
8对于输入密码锁的键，假设重置后七个灯显示" 0"，并且使用sw1、sw2、sw3 3，只需按任意sw1、sw2、sw3，将使七个灯显示值相加" 1

2022-07-16 11:58:58下载

积分：1
SPI的核心源代码，verilog
Verilog for SPI Core source code

2022-01-25 20:51:31下载

积分：1
mybch1
说明：实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)

2021-04-27 17:28:44下载

积分：1
VHDLrefencebook
doulos公司出的VHDL学习工具，非常易学易懂！~(doulos company out of the VHDL learning tool, very easy to understand! ~)

2016-10-09 15:45:57下载

积分：1

696518资源总数
104297会员总数
29今日下载

Verilog_HDL源码， Verilog_HDL源码

0 个回复

热门标签

热门下载