登录
首页 » VHDL » //led.v /*

//led.v /*

于 2022-06-03 发布 文件大小:1.71 kB
0 66
下载积分: 2 下载次数: 1

代码说明:

//led.v /*------------------------------------- LED显示模块:led(CLK,AF,ADDR,DATA) 功能: 显示 注意事项: 8位LED 参数: CLK:扫妙时钟输入,推荐1kHz AF:数码管输出,a~h ADDR:数码管选择位数出,0~2 DATA:显示数据输入0~9999 9999 编写人: 黄道斌 编写日期: 2006/07/13 -------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • 使用vhdl语言编写的100个常用程序的例子
    使用vhdl语言编写的100个常用程序的例子-The use of VHDL language 100 examples of commonly used procedures
    2022-08-18 05:39:29下载
    积分:1
  • MSK
    FPGA中实现的MSK调制,带modelsim仿真。实际系统测试通过:载波和调制波信号频率可调。调制框图请参见樊昌信 通信原理247页(MSK modulation implemented in FPGA with modelsim simulation. The actual test system: a carrier wave signal and the modulation frequency is adjustable. See Fan Changxin modulation block diagram of communication theory 247)
    2021-05-13 08:30:02下载
    积分:1
  • 基于FPGA的OFDM信号传输系统VHDL源码
      基于FPGA(Field-Programmable Gate Array)的OFDM(Orthogonal Frequency Division Multiplexing)信号传输系统VHDL源码 use IEEE.std_logic_unsigned.all; package outconverter is constant stage : natural := 3; constant FFTDELAY:integer:=13+2*STAGE; constant FACTORDELAY:integer:=6; constant OUTDELAY:integer:=9; function counter2addr( counter : std_logic_vector; mask1:std_logic_vector; mask2:std_logic_vector ) return std_logic_vector; function outcounter2addr(counter : std_logic_vector) return std_logic_vector; end outconverter; package body outconverter is function counter2addr( counter : std_logic_vector; mask1:std_logic_vector; mask2:std_logic_vector ) return std_logic_vector is variable result :std_logic_vector(counter"range); begin for n in mask1"range loop if mask1(n)="1" then result( 2*n+1 downto 2*n ):=counter( 1 downto 0 ); elsif mask2(n)="1" and n/=STAGE-1
    2022-02-13 14:58:13下载
    积分:1
  • VHDL源文件
    遥控器编码电路的设计,包含有遥控器编码电路设计的VHDL源文件,源代码。通过这一段程序设计,实现在FPGA开发板上进行无线遥控操作,这一实现具有很高的现实意义,很强的应用价值。
    2022-07-11 04:20:28下载
    积分:1
  • Multisim
    multisim 程序 使用教程 详细明了清楚(multisim tutorial program uses more clearly understand)
    2010-09-15 22:56:42下载
    积分:1
  • 用verilog写的各种实用的分频器,很好的参考例子。
    用verilog写的各种实用的分频器,很好的参考例子。-Using Verilog to write a variety of practical divider, a good reference example.
    2022-10-26 16:30:03下载
    积分:1
  • lagrange
    对原信号进行拉格朗日插值运算,实现信号重采样(The original signal Lagrange interpolation operation, to achieve signal resampling)
    2013-11-02 14:55:10下载
    积分:1
  • 自适应均衡器
    自适应均衡器
    2022-07-13 15:30:18下载
    积分:1
  • 华为 Verilog基本电路设计指导书
    说明:  华为 Verilog基本电路设计指导书--本文列举了大量的基本电路的Verilog HDL 代码,使初学者能够迅速熟悉基本的HDL 建模;同时也列举了一些常用电路的代码(Huawei Verilog basic circuit design instruction)
    2020-07-04 11:00:01下载
    积分:1
  • Digital Design and Modeling with VHDL and Synthesis
    Digital Design and Modeling with VHDL and Synthesis
    2023-06-22 18:35:14下载
    积分:1
  • 696518资源总数
  • 104441会员总数
  • 19今日下载