网站首页

译码器，将八位输出转换为七段译码显示，相当于7448驱动译码管...

于 2022-05-30 发布文件大小:4.62 kB

 0  93

下载积分: 2 下载次数: 1

我要下载

代码说明：

译码器，将八位输出转换为七段译码显示，相当于7448驱动译码管-Decoder, the 8 output is converted to seven segment decoding shows that the equivalent of 7448

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

RISC
32 bit RISC Processor with 3 stage pipeline

2010-03-03 00:09:16下载

积分：1
利用VHDL实现CPLD（EPM240T100C5）的串口发送程序
利用VHDL实现CPLD（EPM240T100C5）的串口发送程序-Using VHDL realize CPLD (EPM240T100C5) Serial sending procedures

2022-12-18 02:35:03下载

积分：1
系统设计
说明：基于PCF8591数模转换和DDS技术的信号发生器系统设计(Design of Signal Generator System Based on PCF8591 Digital-to-Analog Conversion and DDS Technology)

2020-06-21 02:20:01下载

积分：1
sdram
SDRAM驱动器，自己项目利用的，已经经过实际验证(sdram controller)

2010-01-28 14:13:35下载

积分：1
硬件描述语言Verilog
硬件描述语言Verilog-Verilog hardware description language

2022-07-26 19:00:22下载

积分：1
REMOTE
orcad schematics for 8051 with rtc and lcd

2011-12-01 07:11:52下载

积分：1
NIOS设计从入门到精通
nios大神进阶，一本非常好的FPGA书籍，从RTL到eclips(nios tech.a very good book learning FPGA tech.)

2018-06-04 11:39:01下载

积分：1
add
流水线乘法器与加法器开发环境：Modelsim（verilog hdl）(Multiplier and adder pipeline development environment: Modelsim (verilog hdl))

2009-05-18 12:19:24下载

积分：1
"；Verilog HDL设计指南"；5
《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5

2022-04-21 22:39:14下载

积分：1
SPWM_FPGA
用FPGA实现SPWM波输出，其中包含三角波和正弦波(With the FPGA realization of SPWM wave output, including triangle wave and sine wave )

2015-04-19 11:24:18下载

积分：1

696518资源总数
104297会员总数
29今日下载

译码器，将八位输出转换为七段译码显示，相当于7448驱动译码管...

0 个回复

热门标签

热门下载