登录
首页 » VHDL » 学习Xilinx公司开发软件ISE的基础资料,从最基础到复杂逻辑设计。

学习Xilinx公司开发软件ISE的基础资料,从最基础到复杂逻辑设计。

于 2022-05-27 发布 文件大小:48.96 MB
0 54
下载积分: 2 下载次数: 1

代码说明:

学习Xilinx公司开发软件ISE的基础资料,从最基础到复杂逻辑设计。-Learning Xilinx software ISE developed the basis of information from the most basic to complex logic design.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • verilog_16QAM.rar
    使用verilog实现全数字16QAM调制器,载波频率1MHZ,数据比特流的速率为100Kbps,(the modulation of 16QAM based on FPGA)
    2009-12-07 21:20:07下载
    积分:1
  • coreahblite代码
    amba ahblite总线时序转并口时序,可访问sram/flash/mram,适用于smartfusion2系统,arm内核对外进行数据访问。
    2023-08-27 04:00:03下载
    积分:1
  • dct
    里面含有vhdl和verilog 版本,很好用!dct变换用得很多啊!(Which contains a VHDL and Verilog versions of very good use! Dct transform with a lot ah!)
    2007-08-27 16:00:31下载
    积分:1
  • 8051corelcd
    fpga上实现的51内核,带有LCD试验,顺利试验成功很好用。(on fpga implementation of 51 core with LCD test, successfully tested well with the smooth.)
    2014-03-30 14:35:20下载
    积分:1
  • formal_verification
    现在最流行的RTL设计方法之一,本书为全球流行的设计入门书籍(One of the most popular RTL design methods nowadays, this book is an introductory book for popular design all over the world.)
    2020-06-23 22:00:02下载
    积分:1
  • 基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信
    基于nios ii 控制altera de1 开发板上iic总线实现与at24c02通信-Based on nios ii controlled altera de1 Development Board iic bus for communication with the at24c02
    2022-03-16 00:16:13下载
    积分:1
  • 61EDA_B95
    开发板原理图 自己可以设计开发板为什么一定要买呢(Development board schematic can design their own development board why they must buy it)
    2008-12-09 15:58:55下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • 一个用于锁相环开发的资料,请作为参考!
    一个用于锁相环开发的资料,请作为参考!-A phase-locked loop for the development of the information, please as a reference!
    2022-11-15 16:30:03下载
    积分:1
  • 有限状态机 — FSM
    有限状态机是指输出取决于过去输入部分和当前输入部分是时序逻辑电路。在有限状态机中,状态寄存器的下一个状态不仅与输入信号有关,而且还与该寄存器的当前输入有关,因此有限状态机又可以认为是组合逻辑和寄存器逻辑的一中组合。下面代码是哈工大计算机学院CPU设计中关于有限状态机部分的代码。
    2022-07-18 13:01:32下载
    积分:1
  • 696518资源总数
  • 104432会员总数
  • 16今日下载