登录
首页 » VHDL » Can be directly downloaded to the chip used in the complete UART with FIFO proce...

Can be directly downloaded to the chip used in the complete UART with FIFO proce...

于 2022-05-23 发布 文件大小:379.20 kB
0 59
下载积分: 2 下载次数: 1

代码说明:

可以直接下载到芯片用的带有FIFO的完全UART程序,vhdl语言编写。-Can be directly downloaded to the chip used in the complete UART with FIFO procedures, vhdl language.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Verilog-
    VHDL的基本语法,应用,建模,编程示例等...(Introduction to VHDL basic syntax, applications, modeling, programming example and so on ...)
    2012-03-13 19:59:29下载
    积分:1
  • MUX
    Multipleksor 3 to 1 - 3x1bit in, 1x1bit out
    2013-09-18 16:21:25下载
    积分:1
  • DSP28335_SPI_FPGA_RECE
    DSP28335与FPGA通过spi通信,此程序为28335为主接收程序(DSP28335 and FPGA through the SPI communication, this procedure for the 28335 receiving procedures)
    2020-12-09 13:39:19下载
    积分:1
  • 此程序用通过PFGA用VHDL语言实现了傅立叶变换,希望对大家有用...
    此程序用通过PFGA用VHDL语言实现了傅立叶变换,希望对大家有用
    2022-06-25 23:29:26下载
    积分:1
  • 不同加法器 vhdl 代码
    乘数是其中一个关键硬件块在大多数数字和高性能系统中如 FIR 滤波器、 数字信号处理器和微处理器等。随着技术的进步,许多研究者试过和正在尝试设计提供或者以下高速度、 低功耗、 规律的布局的乘数,从而较少的地区或在乘数的他们甚至组合。从而使它们适合于各种高速度、 低功耗,和紧凑的超大规模集成电路的实现。然而面积和速度是两个相互冲突的约束。所以提高速度结果总是在较大的地区。所以在这里我们尝试找出解决方案了他们两个之间的最佳贸易。一般我们所知乘法会中两个基本步骤。部分产品,然后添加。因此在这个项目中我们有第一次尝试设计不同加法器和比较它们的速度和复杂性的电路即占领的地区。
    2022-04-20 15:21:48下载
    积分:1
  • described dds direct digital frequency synthesis of the basic tenets addition to...
    讲述了dds直接数字频率合成的基本原理,同时用VHDL语言编写dds原代码用于生成正弦波,并在ISE开发平台进行仿真和MATLAB验证正弦波输出结果-described dds direct digital frequency synthesis of the basic tenets addition to the use of VHDL prepared dds source used to produce sine, and ISE development platform for simulation and verification MATLAB sine wave output
    2022-07-08 20:48:31下载
    积分:1
  • Huffman
    用VHDL编写的huffman编码的源程序(With the VHDL source code written in huffman coding)
    2010-06-08 14:58:32下载
    积分:1
  • sed1335
    design the connecter between dsp and sed12
    2008-08-09 20:36:13下载
    积分:1
  • rtl_DRAM
    本程式為使用Verilog語言寫控制DRAM的控制模塊, 可以簡易的控制DRAM IC, 本程式已經過系統驗證.(program for the use of the Verilog language to write the control of DRAM control module, be easy to control DRAM IC, the program has been systematically verified.)
    2006-12-05 11:31:42下载
    积分:1
  • 8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation....
    8051的内核(vhdl) This is version 1.1. of the MC8051 IP core. 在FPGA上运行.供有精力的人研究.-8051 kernel (vhdl) This is version 1.1. Of the M C8051 IP core. FPGA operation. have the energy for the study.
    2022-03-03 01:17:14下载
    积分:1
  • 696518资源总数
  • 104313会员总数
  • 30今日下载