登录
首页 » VHDL » A comparison reference value has sram IP core, on the SOPC interested people hav...

A comparison reference value has sram IP core, on the SOPC interested people hav...

于 2022-05-18 发布 文件大小:5.41 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

一个比较有参考价值的sram IP核,对SOPC感兴趣的人士有一定的指导意义!该程序是采用avalon总线,可以直接内嵌进SOPC Builder。-A comparison reference value has sram IP core, on the SOPC interested people have a certain guide! The procedure is used avalon bus, can be directly embedded into the SOPC Builder.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 08_4_hdmi_loop
    说明:  HDMI做为视频输出输入接口已经广泛使用很长时间,主要通过TMDS差分编码传输。本实验通过在HDMI屏幕上显示彩条和输入输出环通实验,来练习视频的时序和视频颜色的表示,为后面视频处理实验做个基础。(HDMI as video output input interface has been widely used for a long time, mainly through TMDS differential coding transmission. In this experiment, by displaying color bars and input/output loop experiments on HDMI screen, video timing sequence and video color representation are practiced to lay a foundation for video processing experiments later)
    2020-06-17 09:00:02下载
    积分:1
  • table-for-sin-functionof-
    DDS中的正余弦生成,初始相位相差90度,可自行改变输出频率(Cosine generation of DDS, the initial phase difference of 90 degrees, the output frequency can be changed on their own)
    2013-12-17 22:09:56下载
    积分:1
  • 模数转换的一个工程
    模数转换的一个工程---包括vhdl源程序和编译后产生的相关文件-Analog-digital conversion of a project- including VHDL source code and compile the relevant documents after
    2022-02-14 00:16:38下载
    积分:1
  • Temperature measurement Using LabVIEW FPGA, Spartan3E, PMODTMP
    Temperature measurement Using LabVIEW FPGA, Spartan3E, PMODTMP
    2022-03-05 00:22:10下载
    积分:1
  • FSK信号发生器,基于VHDL语言,好用的!
    FSK信号发生器,基于VHDL语言,好用的!-FSK signal generator, based on the VHDL language, useful!
    2022-06-19 14:00:10下载
    积分:1
  • VHDL实现CDMA
    应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加;对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器(知识产权局)。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期,然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0,S1,S2将相互匹配和同步发射机与接收机之间在CDMA系统。
    2022-03-18 12:29:43下载
    积分:1
  • UART_FIFO
    FPGA,串口调试程序,接收模块,含FIFO IP核(FPGA uFF0C u4E32 u53E3 u8C03 u8BD5 u7A0B u5E8F uFF0C u63A5 u6536 u6A21 u5757 uFF0C u542BFIFO IP u6838)
    2021-05-07 16:22:36下载
    积分:1
  • NIOS设计从入门到精通
    nios大神进阶,一本非常好的FPGA书籍,从RTL到eclips(nios tech.a very good book learning FPGA tech.)
    2018-06-04 11:39:01下载
    积分:1
  • verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,...
    verilog 我自己写得按单脉冲发生器,通过了综合和仿真,和频率可变的正弦波发生器,-verilog I write by a single pulse generator, through the synthesis and simulation, and variable frequency sine wave generator,
    2022-04-19 00:17:00下载
    积分:1
  • kalman_mppt-master
    filter kalman mppt for PV
    2020-10-04 13:27:39下载
    积分:1
  • 696518资源总数
  • 104313会员总数
  • 30今日下载