登录
首页 » VHDL » 一个用vhdl硬件描述语言实现的一个比较简单的除法器

一个用vhdl硬件描述语言实现的一个比较简单的除法器

于 2022-05-15 发布 文件大小:145.05 kB
0 125
下载积分: 2 下载次数: 1

代码说明:

一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl N
    vhdl N-0.5分频方法设计,可以输入任意数值N,即分得到N-0.5的频率。-vhdl N- 0.5-frequency method, we can input arbitrary numerical N, namely, to be N- 0.5 frequencies.
    2022-01-31 02:10:11下载
    积分:1
  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • STM32F103ZEt6_NORFlash
    1、FSMC全称是静态存储控制器,用来高速操作外部SRAM,NOR,NAND等,广泛用来驱动LCD MCU的FSMC配置在fsmc_nor.c,你也可以查阅相关资料。 2、此例程通过读写外部M29W128,熟悉FSMC的配置以及操作。(1, FSMC stands for static memory controller for high-speed operation of external SRAM, NOR, NAND, widely used to drive the LCD MCU FSMC configuration in fsmc_nor.c, you can also access to relevant information. This routine by reading and writing external M29W128 familiar with the configuration and the operation of the FSMC.)
    2012-11-26 11:08:20下载
    积分:1
  • 在nexys2数字cronometer
    该项目是用VHDL编写的,并在Nexys2板套件的4个七段显示器中显示一个测微计的秒、分和小时。时间可以在开关0中停止,在按钮0中复位。显示方式与显示方式不同最小:分段到hr:min通过切换开关1
    2022-11-12 07:55:03下载
    积分:1
  • vivado 从此开始配套资料
    说明:  vivado入门使用介绍,初学者入门学习(vivado Instructional pdf)
    2020-07-04 18:00:01下载
    积分:1
  • 用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...
    用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试 -Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test
    2023-05-23 03:15:03下载
    积分:1
  • 这是一个用VHDL语言实现的非常实用的表决器
    这是一个用VHDL语言实现的非常实用的表决器-This is a VHDL language with the very practical voting machine
    2022-05-23 15:57:54下载
    积分:1
  • bayer_3RGB_interpolation
    一个基于FPGA用verilogHDL设计的bayer格式转RGB格式的模块,本人设计(a code used for bayer_3RGB_interpolation ,which based on FPGA by verilogHDL)
    2011-12-25 21:58:05下载
    积分:1
  • 基于dds的波形发生器
    说明:  DDS的基本原理主要由五部分组成,分别是;相位累加器,正弦波形存储器,数模转换器,低通滤波器和时钟,将相位累加器输出的数据作为地址,用来查询表的数据,将取出的正弦数据通过数模转换器输出模拟信号,模拟信号再通过一个低通滤波器输出纯净的正弦波信号。(The basic principle of DDS is mainly composed of five parts: phase accumulator, sinusoidal waveform memory, digital to analog converter, low-pass filter and clock. The output data of phase accumulator is used as address to query the data of table. The extracted sinusoidal data is output analog signal through digital analog converter, and the analog signal is output pure sine through a low-pass filter Wave signal.)
    2020-09-16 23:34:30下载
    积分:1
  • 系统设计
    说明:  基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
    2020-06-21 02:00:01下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载