登录
首页 » VHDL » 一个用vhdl硬件描述语言实现的一个比较简单的除法器

一个用vhdl硬件描述语言实现的一个比较简单的除法器

于 2022-05-15 发布 文件大小:145.05 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Tutorijal 6
    说明:  Ovo sto saljem je tutorijal 7 sa vhdlom
    2018-12-22 06:47:31下载
    积分:1
  • 基于FPGA的交通控制器
    设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器: 1)       主、支干道各设有3个方向的绿、黄、红指示灯(左转、直行和右转),每个行驶方向均配有时间显示数码管;2)       主干道处于常允许通行状态,而支干道有车来才允许通行(由外部信号通知)。3)       当主、支道均有车时,两者交替允许通行,主干道每次放行90s,支干道每次放行60s,在每次由亮绿灯变成亮红灯的转换过程中,要亮5s黄灯作为过渡,并进行减计时显示。
    2022-02-26 08:00:04下载
    积分:1
  • Norflash
    用verilog hdl写的Norflash控制器,可实现单字节读写,扇区擦除。(Norflash controller edit by Verilog hdl,it can read or write by Byte,or erase the sector.)
    2021-03-29 16:29:11下载
    积分:1
  • CORDIC的资源
    说明:  NCO生成原理接介绍、CORDIC算法原理介绍以及MATLAB与Verilog语言实现(Introduction to NCO generation principle)
    2020-01-03 13:57:22下载
    积分:1
  • 使用LPM_ROM的实际的例子
    使用LPM_ROM的实际的例子-Use of practical examples LPM_ROM
    2022-10-03 13:00:03下载
    积分:1
  • CycloneII_NiosII_2C35_Rev02_DB_SCH
    说明:  nios开发板电路图CycloneII_NiosII_2C35_Rev02_DB_SCH.zip(nios development board circuit CycloneII_NiosII_2C35_Rev02_DB_SCH.zip)
    2010-03-28 20:50:27下载
    积分:1
  • Ddiggitalfiili
    数字滤波器的C语言实现,,包含高通、低通、带通滤波器 (The C language implementation of the digital filter, including the high-pass, low pass, band-pass filter)
    2020-07-03 01:40:01下载
    积分:1
  • AHB_UVC_and_AHB_IC_Verificat
    ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
    2020-10-21 12:07:24下载
    积分:1
  • project1
    音乐计算器的设计与实现。完成加减与或比较计算,能显示进位借位零位,能根据结果的正负发出两首不同的音乐。(Design and implementation of music calculator. Complete addition and subtraction and comparison calculation, can display carry and borrow zero, can send out two different music according to the positive and negative results.)
    2020-08-16 23:38:25下载
    积分:1
  • TLC5510
    TLC5510的驱动程序,采用Verilog语言编写(TLC5510 driver, the use of Verilog language)
    2020-08-13 21:38:29下载
    积分:1
  • 696518资源总数
  • 106227会员总数
  • 11今日下载