登录
首页 » VHDL » SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备...

SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备...

于 2022-05-15 发布 文件大小:836.22 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

SHIFT_8REG是8位的一个具有移位功能的寄存器,每一次数据打入都会从这个寄存器的最低位打入,并相应进行向左移位。 ODD_110BREG是一个3位的备份寄存器,寄存器中存放的是奇数帧的同步头,也就是110。 EVEN_9BHREG是一个8位的备份寄存器,寄存器中存放的是偶数帧的同步头,也就是10011011。这两个寄存器的初始值在系统一开始就打入。 -SHIFT_8REG is eight with a displacement of the functional Register, Each will enter the data from the register into the lowest point, and the left shift accordingly. ODD_110BREG is a three backup Register, the Register is stored in the odd frame synchronization head, is 110. EVEN_9BHREG 8 is a backup Register, which register is kept even the first frame synchronization, is 10011011. This register the two initial value of the system into a start.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • lgpl RS编解码 5
    lgpl RS编解码 5-6 Reed-Solomon Codes-LGPL RS codec 5-6 Reed-Solomon Codes
    2022-02-01 10:13:23下载
    积分:1
  • SHUMAGUAN
    FPGA 点亮数码管的灯,本例程支持6位数码管,因为我的FPGA开发板是这样子的(The lamp of digital tube illuminated by FPGA)
    2020-06-18 10:20:02下载
    积分:1
  • C-V2X-master
    说明:  LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • 一个8位处理器结构,源码分析
    说明:  关于一个8位处理器的分析,和源代码,VHDL语言设计,经过测试(on an eight processors, and source code, VHDL design, the test)
    2005-12-27 21:39:45下载
    积分:1
  • VHDL实现CDMA
    应用背景数字码分多址CDMA。在允许多用户同时发送和接收使用单通道。发射机和接收机同步合成进行使用VHDL工具显示在系统和整体的速度增加;对CDMA系统的功率消耗将减少误差不应介绍系统。关键技术该组件在接收端实现了探测器单元。该组件是由7位比较器和7位串行输入并行输出寄存器(知识产权局)。比较器工作在除以七钟和国家知识产权局工作在主时钟速率。框图或接收器组成如图所示。这是一个特殊的组成部分包括两个时钟周期,然后声称其输出端口的高。组件在输出部分提供必要的同步。然后在接收的PN序列和数据是不同的输入比特S0,S1,S2将相互匹配和同步发射机与接收机之间在CDMA系统。
    2022-03-18 12:29:43下载
    积分:1
  • 29_ad9226_test
    用Verilog编写ad_9866的相应程序,在FPGA上实现相应功能(The corresponding program of ad_9866 is written with Verilog, and the corresponding functions are realized on the FPGA.)
    2019-06-24 16:43:27下载
    积分:1
  • 嵌入式应用开发技术白金手册源代码 嵌入式应用开发技术白金手源代码...
    嵌入式应用开发技术白金手册源代码 嵌入式应用开发技术白金手源代码-this is a vhdf code
    2022-04-28 14:40:01下载
    积分:1
  • 用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试...
    用verilog HDL语言,通过一个4位移位寄存器实现一个信号转化为HDB3码并进行测试 -Using verilog HDL language, through a 4-bit shift register realization of a signal into HDB3 code and test
    2023-05-23 03:15:03下载
    积分:1
  • math_real
    in this code very useful for designing real number concept
    2013-11-19 19:54:40下载
    积分:1
  • datamapping
    Verilog实现数据映射,解决CPM调制中的比特流向符号的转化(Implement of data mapping with Verilog)
    2021-03-15 16:29:22下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载