网站首页

运动员反应时间测量电路

于 2022-04-30 发布文件大小:17.03 MB

 0  129

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用verilog编码，设计运动员反应测试时间的电路，共有三个输入，枪声、运动员和复位信号，另外，认为反应时间不可能小于200ms，因此当测量时间小于200ms时会发出警报

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

4阶24倍抽取CIC滤波器设计
级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中，可以实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率。CIC滤波器的主要特点是，仅利用加法器、减法器和寄存器，占用资源少，实现简单且速度高。

2022-01-30 22:06:58下载

积分：1
fadd16
实验用16位全加器的VHDL代码，适合初学者学习，数电学习的好工具。 (Experiment with 16-bit full adder VHDL code for beginners to learn, a good tool to learn a few power.)

2010-05-11 20:37:34下载

积分：1
用verilog语言实现的霍夫曼压缩编码算法
说明：一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)

2019-11-18 18:29:45下载

积分：1
Using-fpga-implementation-SDI
用fpga实现SDI（ xapp1014-xilinx-sdi）赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)

2013-10-29 15:02:18下载

积分：1
HDB3
HDB3码在matlab中的仿真，包括原始码、AMI码及HDB码的相关仿真图形(HDB simulink in matlab)

2020-07-04 19:40:02下载

积分：1
Desktop
说明： qpsk的fpga实现，包含调制和解调部分，使用verilog语言(FPGA implementation of QPSK)

2019-03-16 02:52:26下载

积分：1
weitongbu
基于fpga的位同步信号提取仿真使用vhdl语言 quartus(To use vhdl language quartus fpga bit synchronization signal extraction-based simulation)

2020-12-29 17:29:00下载

积分：1
verilog编写的248分频器
用verilog hdl编写的248分频器,有助于对verilog编程语言的了解，可直接用于FPGA编程

2022-07-09 21:13:38下载

积分：1
xapp1251
说明： 1. REVISION HISTORY 2. OVERVIEW 3. SOFTWARE TOOLS AND SYSTEM REQUIREMENTS 4. DESIGN FILE HIERARCHY 5. INSTALLATION AND OPERATING INSTRUCTIONS 6. SUPPORT

2020-11-07 09:49:49下载

积分：1
十字路口红绿灯控制
十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制，十字路口红绿灯控制

2022-01-26 01:34:02下载

积分：1

696518资源总数
106253会员总数
14今日下载

运动员反应时间测量电路

0 个回复

热门标签

热门下载