登录
首页 » DSP设计 » 补码加法器

补码加法器

于 2022-04-19 发布 文件大小:1.31 kB
0 95
下载积分: 2 下载次数: 1

代码说明:

verilog实现的补码加法器,原码输入。分为三个模块,模块1转为补码。模块2补码加法。模块三,转为原码。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104269会员总数
  • 31今日下载