网站首页

H.264编解码的VHDL语言写的

于 2022-04-18 发布文件大小:393.84 kB

 0  106

下载积分: 2 下载次数: 1

我要下载

代码说明：

这里描述的VHDL源代码由若干模块下的释放

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adc
采用quartus的数模转换模块，RTL电路图(DAC module, RTL circuit diagram)

2018-08-27 11:09:01下载

积分：1
CPLD_DEMO_OK
可以给VHDL初学者看的实例，全部经过验证(VHDL beginners can see examples of all the proven)

2011-01-12 21:09:45下载

积分：1
各种常用模块的VHDL描叙实例，PDF格式
各种常用模块的VHDL描叙实例，PDF格式-various modules used VHDL depicts examples, PDF format

2022-03-21 06:08:45下载

积分：1
mybch1
说明：实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)

2021-04-27 17:28:44下载

积分：1
uart
通过串口发送，实现FPGA与stm32的dds发生器(Implementation of DDS generator)

2018-11-28 09:19:29下载

积分：1
项目：电梯控制器
你的任务是为一个单一的"传统"的先进的电梯控制器的设计电梯（即，简单的向上/向下按钮呼叫电梯）在四楼经营建设。所述的基本单电梯设计规范以下各节。扩展您的两部电梯的设计是可选的将会奖励你额外的奖金。

2022-11-23 16:55:03下载

积分：1
Manip_NIOS_1
nios processor example 1

2015-05-22 00:17:43下载

积分：1
clock_smg
自己做的数码管显示的时钟一个非常简单的FPGA时钟用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)

2011-09-27 21:07:54下载

积分：1
《CPLDFPGA verilog DA0832调控
verilog da0832 cpldfpga control-verilog da0832 cpldfpga control

2022-12-07 05:55:03下载

积分：1
FM
说明：使用Verilog HDL ，FM调制信号。(Using Verilog, HDL, and FM modulation signals.)

2017-10-09 22:35:11下载

积分：1

696518资源总数
104305会员总数
11今日下载

H.264编解码的VHDL语言写的

0 个回复

热门标签

热门下载