登录
首页 » VHDL » led 点阵显示led――rom实现,功能模块分离 就爱可根据卡加大公开吉安市贷款给经济...

led 点阵显示led――rom实现,功能模块分离 就爱可根据卡加大公开吉安市贷款给经济...

于 2022-04-18 发布 文件大小:1.33 kB
0 60
下载积分: 2 下载次数: 1

代码说明:

led 点阵显示led――rom实现,功能模块分离 就爱可根据卡加大公开吉安市贷款给经济 -led dot matrix display led-- rom realized, functional modules can be separated on the basis love Cagayan open to the public Ji"an City loans to the economy

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 16QAM
    基于FPGA 16QAM解调verilog代码,(16QAMdemoluator veriliog)
    2021-02-23 23:49:39下载
    积分:1
  • 伪随机二进制序列无符号 17 位计数器
    这通过反馈来实现一个 17 位伪随机的无符号计数器异或的位 0 和 3。 注意 ︰ 如果也绝不是独家使用相反,这会反相平行的位模式 & 这将意味着所有位都零是一种有效模式和所有那些不都是有效。  目前所有的都是有效的。
    2022-02-15 14:03:54下载
    积分:1
  • Writing-a-VHDL-Testbench
    《编写VHDL测试概述》的英文原版讲述了如何使用VHDL写测试凳程序("Writing VHDL test overview" of the English original to write about how to use VHDL test bench program)
    2014-04-03 21:57:01下载
    积分:1
  • 基于altera ep2c8双口RAM
    基于altera ep2c8双口RAM -Altera ep2c8-based dual-port RAM
    2022-11-19 05:15:04下载
    积分:1
  • 并行通信代码(调试通过)
    并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers
    2022-05-20 22:29:56下载
    积分:1
  • ISCAS`89基准电路下载(包括Verilog和VHDL格式)
    SCAS `89 基准电路下载,包括Verilog和VHDL格式。verilog格式30个文件:包括S1238、S13207等;(SCAS `89 benchmark circuit downloads, including Verilog and VHDL formats. Verilog format 30 files: including S1238, S13207 and so on;)
    2021-01-02 15:58:56下载
    积分:1
  • mips3
    Modelsim+DC开发的4级流水线结构的MIPS CPU(mips 4level cpu)
    2020-08-08 11:18:30下载
    积分:1
  • LEDTest2
    This is a running 10 bit led on VHDL code including switch to shift from increasing or decreasing
    2017-10-28 16:27:20下载
    积分:1
  • chuankou_huihuan
    FPGA与PC端实现串口数据的收发,先从PC端接收数据,然后发回给电脑,可通过串口助手验证。(The serial port data is sent and received between the FPGA and the PC. First, the data is received from the PC, and then sent back to the computer. It can be verified by the serial port assistant.)
    2020-06-16 10:20:01下载
    积分:1
  • HwLog10
    用verilog写的,基于查表法实现的LOG10运算器,在Altera FPGA中应用。(It is a verilog design of LOG10 calculation unit, which is based on LUT arithmatic. And it is applicated in Altera FPGA.)
    2021-04-07 15:59:01下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载