登录
首页 » VHDL » 数字点阵赛车

数字点阵赛车

于 2022-04-10 发布 文件大小:1.60 MB
0 147
下载积分: 2 下载次数: 1

代码说明:

数字电路点阵赛车,分为开始前5秒倒计时,59秒计时,赛车显示,赛道显示,失败提示,成功提示,移动控制以及总控制等8个模块。实现由3个开关控制点阵赛车在设置好的赛道中前进或左右移动。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VGA
    VHDL语言实现VGA的显示彩条横条九宫格的功能。(VGA display color of the VHDL language bar Jiugongge function.)
    2013-05-07 10:04:10下载
    积分:1
  • 基于verilog的LU分解LUdecompose
    基于verilog的LU分解,本文件包括详细的程序代码,运行文件,以及详细的文档(LU decompose based on verilog)
    2020-07-07 12:58:57下载
    积分:1
  • pipeline_booth_mult_16
    用流水线的方法实现16位乘法器,运算速度快,消耗时钟资源少(Pipeline method to realize 16-bit multiplier, which is fast in operation and consumes less clock resources)
    2020-09-29 18:17:44下载
    积分:1
  • mini_cpu_verilog
    用verilog写的简单的CPU,有详细注释(Use verilog to write a simple CPU, with detailed notes)
    2011-07-16 09:20:27下载
    积分:1
  • Project_Gbit
    说明:  pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)
    2020-06-17 20:40:04下载
    积分:1
  • 本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。...
    本代码可以用于产生正余弦信号波形,利用FPGA内部的ROM放置一个正余弦采样点的数据表格,通过循环取址的方法,实现波形连续输出。-This code can be used to generate positive cosine signal waveforms, using FPGA" s internal ROM to place a sampling point is the cosine of the data tables, the circulation method of taking the site to achieve a continuous output waveform.
    2022-04-24 00:31:32下载
    积分:1
  • gtx_aurora_zc706_clock_module
    对aurora模块时钟处理模块,实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)
    2018-01-23 09:03:31下载
    积分:1
  • Modelsim
    不错的Quartus II 与modelsim结合仿真简介笔记,较为适合初学者,希望对大家有帮助!()
    2008-06-06 18:16:53下载
    积分:1
  • ";Verilog HDL设计指南";5
    《Verilog HDL 程序设计教程》5-"Verilog HDL Design Guide" 5
    2022-04-21 22:39:14下载
    积分:1
  • TLC7528
    fpga驱动TLC7528程序,相当好用,绝对能用(FPGA PROGRAM OF TLC7528)
    2011-08-17 15:19:03下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载