登录
首页 » VHDL » ip核的FFTverilog源代码,说明不是很具体

ip核的FFTverilog源代码,说明不是很具体

于 2022-04-09 发布 文件大小:34.34 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

ip核的FFTverilog源代码,说明不是很具体-ip nuclear FFTverilog source code, that is not very specific

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Center
    使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。(a vhdl-program use Xilinx3S400)
    2009-04-12 22:09:45下载
    积分:1
  • TrackMe
    人的移动的跟踪,VERILOG实现,能跟踪人的画面移动(Tracking the movement of people, VERILOG realize that can track the person)
    2021-04-29 15:48:43下载
    积分:1
  • EDA-Cont-LED-201006
    FPGA-CPLD实习计数器7段数码管控制接口设计与LED显示控制,FPGA译码(FPGA-CPLD internship counter 7-segment LED control interface design and LED display control, FPGA decoder)
    2013-05-11 23:09:25下载
    积分:1
  • 8. For the key to enter a password lock, assuming that reset after the seven lam...
    8对于输入密码锁的键,假设重置后七个灯显示" 0",并且使用sw1、sw2、sw3 3,只需按任意sw1、sw2、sw3,将使七个灯显示值相加" 1
    2022-07-16 11:58:58下载
    积分:1
  • CC
    说明:  quartus 的一个实例,希望对刚刚学习quartus 的人有点帮助(Quartus an example, in the hope that people just learning a little help Quartus)
    2008-04-09 14:41:36下载
    积分:1
  • ZF-SIC_TPA
    迫零-串行干扰删除检测的程序,包括16QAM和QPSK(Zero forcing- Interference Cancellation detection procedures, including 16QAM and QPSK)
    2020-10-23 15:27:22下载
    积分:1
  • Cadence_manual_1.2.pdf
    Cadence_manual_1.2.pdf
    2022-01-26 00:20:48下载
    积分:1
  • 一个精确的到0.01s的时钟源程序,对于初学VHDL理解很有帮助,只给了源程序没有给出仿真波形...
    一个精确的到0.01s的时钟源程序,对于初学VHDL理解很有帮助,只给了源程序没有给出仿真波形-An accurate clock source to the 0.01s for the beginner to understand VHDL helpful not only to the simulation waveform of the source
    2022-02-19 22:00:27下载
    积分:1
  • mission
    基于FPGA和Matlab的均衡滤波器设计与实现 基于MATLAB的数字均衡器的设计 采用FPGA实现基于LMS算法的自适应均衡器的设计研究 PWM控制的FPGA实现 等众多与FPGA、MATLAB相关的滤波器和均衡器设计 ( FPGA and MATLAB design of filter&EQ)
    2016-04-03 12:37:42下载
    积分:1
  • vhdl
    说明:  学习vhdl硬件描述语言的一些例子的原代码(VHDL hardware description language to learn some examples of the original code)
    2008-11-11 20:45:37下载
    积分:1
  • 696518资源总数
  • 104309会员总数
  • 27今日下载