登录
首页 » VHDL » 本文介绍了使用verilog语言进行硬件设计的一些基本技巧

本文介绍了使用verilog语言进行硬件设计的一些基本技巧

于 2022-04-08 发布 文件大小:8.42 kB
0 135
下载积分: 2 下载次数: 1

代码说明:

本文介绍了使用verilog语言进行硬件设计的一些基本技巧-This paper describes the use of Verilog hardware design language, the basic skills

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • nnpid
    通过神经网络实现的PID算法,整个工程文件,调试通过。(By PID algorithm neural networks, the entire project files, debugging through.)
    2020-11-20 21:39:37下载
    积分:1
  • FPGA-DSP
    vhdl编写的FPGA与DSP接口程序,在FPGA内分配了两块双BUFFER与DSP进行通信(vhdl prepared FPGA and DSP interface program, the FPGA within the allocated 2 pairs of BUFFER to communicate with the DSP)
    2021-01-08 10:58:51下载
    积分:1
  • verilog写的数字频率计的显示模块,可以
    verilog写的数字频率计的显示模块,可以-written in Verilog Digital Cymometer display module can be
    2022-03-23 18:10:33下载
    积分:1
  • 用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。...
    用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。-write VHDL campaign time table program, Modelsim simulation has been passed, Tie up share with you.
    2022-01-26 05:57:13下载
    积分:1
  • 用VHDL语言设计四位全加器,有低位进位和高位进位。
    用VHDL语言设计四位全加器,有低位进位和高位进位。-VHDL language with four full-adder design, there are low and the high binary binary.
    2022-03-20 15:03:38下载
    积分:1
  • ddc8chou
    8倍抽取的DDC模块。verilog写的,调试通过(failed to translate)
    2011-12-21 16:25:58下载
    积分:1
  • UG586-7SeriesDMIUserGuide
    UG586 - Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User Guide ( ver2.3, 18511 KB )(UG586- Zynq-7000 All Programmable SoC and 7 Series Devices Memory Interface Solutions v2.3 User Guide ( ver2.3, 18511 KB ))
    2015-02-05 20:02:21下载
    积分:1
  • qianzhaowang
    一个简单的千兆以太网UDP协议的实现,可以实现数据的收发和ARP,实现PC端与FPGA的以太网通信(A simple implementation of Gigabit Ethernet UDP protocol can realize data sending and receiving and ARP, and realize Ethernet communication between PC and FPGA.)
    2019-01-21 17:18:13下载
    积分:1
  • 16_QAM
    用verilog 语言编译16QAM调制(a great complied code of 16QAM modulation for OFDM)
    2013-09-02 16:23:40下载
    积分:1
  • VHDLRS232Slave
    本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit(即无奇偶校验位)的串口控 //制器,10个bit是1位起始位,8个数据位,1个结束 //位。串口的波特律由程序中定义的div_par参数决定,更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145,对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步. //程序的工作过程是:串口处于全双工工作状态,按动key1,FPGA向PC发送“21 EDA" //字符串(串口调试工具设成按ASCII码接受方式);PC可随时向FPGA发送0-F的十六进制 //数据,FPGA接受后显示在7段数码管上。 //视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
    2013-08-22 10:42:06下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载