-
ram_2
简易双口ram，使用两个ram ip core，一个写的同时另一个读，并且包含按键使能和数码管以及流水灯显示(Simple dual-port ram, two ram the ip core, a write while another read, and contains buttons to enable digital pipe and the water light show)
- 2012-07-08 13:05:27下载
- 积分：1
-
vhdlsource
用verilog hdl编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了(Verilog hdl prepared with some routines, including the adder/subtraction, etc., for example, more is not to enumerate the)
- 2007-11-30 15:56:27下载
- 积分：1
-
SASX
Use of Kalman and EKF on two-phase permanent magnet synchronous motor of the state estimate CDCDCDCDCCC
- 2020-06-24 11:40:02下载
- 积分：1
-
静态哈夫曼编码
对一个256长度的，数据为0-9的数据序列，进行哈夫曼编码。
- 2023-01-01 14:50:03下载
- 积分：1
-
Array-multiplier
Array muiltiplier verilog code.. 4 bit two inputs with 8 bit outputs
- 2015-02-21 12:59:12下载
- 积分：1
-
多功能数字钟
闹钟设计模块引用分、秒、小时模块，并且为了能够对闹钟实现12小时设置，而且表示上下午的灯、设置的闹钟时间与原时钟互不影响，另外对上述三个模块进行了复制和修改。包括顶层模块，60进制计数器（6进制和10进制），24进制计数器（12进制），分频器
1.基本功能
——能显示小时、分钟、秒
——能调整小时分钟时间
2.提高要求
——设置任意闹钟
——12小时和24小时任意切换
——整点报时
- 2022-07-08 15:20:44下载
- 积分：1
-
CAN
说明： ZYNQ中 PS 端 CAN接口的基本使用方法，并通过 CAN接口实现与 PC 端 CA N调试软件之间的数据接收和发送(The basic use method of PS end can interface in zynq, and the data receiving and sending with PC end can debugging software through can interface)
- 2020-04-03 16:41:52下载
- 积分：1
-
H.264解码Verilog
写得好的H.264/AVC基线解码器IP核。也包含testbench文件。 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-10 14:51:05下载
- 积分：1
-
Bayer2RGB
Bayer 转RGB Verilog代码实现。。5*5 窗口。在工程中应用的(Bayer to RGB Verilog code implementation. 5*5 window. Applied in Engineering)
- 2020-12-14 15:29:15下载
- 积分：1
-
led
基于fpga的led点阵控制系统软件程序设计(Led dot matrix control system based on fpga software program design)
- 2013-01-14 11:50:35下载
- 积分：1
