登录
首页 » Verilog » CPU 多周期

CPU 多周期

于 2022-03-25 发布 文件大小:899.16 kB
0 58
下载积分: 2 下载次数: 1

代码说明:

多周期CPU设计所有模块全部代码,ISE工具环境下,经验证成功实现

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog编写的1024点的fft快速傅立叶变换代码
    说明:  FFT 1024 point, in 10 state
    2020-12-18 20:29:11下载
    积分:1
  • nios_ruanhe_spi_3
    这是我自己写的一个摄像头数据存储SD卡程序,quartus的verilog编写,摄像头采用自己添加的外设接口,数据采用dma采集,SD用的是软件自带的SPI内核以及znFAT的文件系统。帧率我没有测,有兴趣的可以测测,初学者可以参考学习,写的代码有点乱,如果有不懂的可以和联系。(This is what I wrote it myself a camera, SD card data storage program, quartus the verilog write, add their own camera with peripheral interfaces, data acquisition using dma, SD with the software that comes with SPI znFAT kernel and file system. I did not measure the frame rate, are interested can Cece, beginners can refer to the study, wrote the code a bit messy, if there do not understand can contact)
    2015-09-18 11:39:07下载
    积分:1
  • DE2_70_D5M_LTM
    DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程,该平台可以作为图像处理和图像算法的硬件系统,还可以对系统进行改进和扩展,作为视频监控系统等
    2022-07-20 18:35:50下载
    积分:1
  • SD_rtl
    用verilog实现sd卡读写,亲测可用(Implementation of SD card read and write with Verilog)
    2020-12-27 21:49:02下载
    积分:1
  • uart-gen.rar
    uart-gen.rar,是关于异步通信的1.在内部环路测试没有问题,逻辑应该基本是没有问题的。但是如果转成外部通讯的话,看一下数据输入和输出时候的同步性。 2.用逻辑分析仪或者chipscope抓一下错误的数据,看能不能找到错误发生的规律。 3.请关注一下波特率的设置:在内部测试的时候是不是和外面接收时候一样,注意到波特率和频率的关系。 4.将ucf里面io试着换一下,查一下io的驱动能力,还有io最好不要悬空,接弱上拉看看。
    2022-01-25 21:16:56下载
    积分:1
  • nor_flash_core
    Verilog实现的NOR FLASH控制器,基于M25P128开发,功能完整,简洁易懂,自用无问题。(Verilog implementations NOR FLASH controller, based M25P128 development, full-featured, easy to read, for personal use, no problem.)
    2021-03-09 14:09:27下载
    积分:1
  • tpc_decode_vhdl
    基于VHDL的TPC译码器的设计,简述了tpc译码的算法步骤,tpc硬件实现的模块和部分vhdl程序(TPC decoder VHDL-based design, outlines the decoding algorithm steps tpc, tpc hardware modules and some vhdl program)
    2020-11-20 10:59:37下载
    积分:1
  • xilinx zc706开发板Verilog流水灯源代码
    xilinx zc706开发板Verilog流水灯源代码,适合刚开始接触FPGA的程序员,新接触xilinx ZYNQ-7000 zc706套件开发板的菜鸟,资源包含设计程序,仿真程序、综合程序,很简单的代码,适合初学者
    2022-02-10 00:22:30下载
    积分:1
  • clock
    Quartus II软件设计数字电子钟,使用verilog语言编写各个 模块生成symbol files,再用原理图方式制作顶层文件。 完成的功能有:能够显示时、分、秒;具有清零,调节分钟的功能; 具有整点报时功能,声响电路发出叫声; (failed to translate)
    2013-05-07 10:11:31下载
    积分:1
  • Verilog-SRAM
    用verilog hdl语言编写的fpga与片外sram 的读写控制(With the verilog hdl language fpga sram chip with read and write control)
    2020-12-09 15:39:18下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载