-
add(FLP)
一个32位元的浮点数加法器，可将两IEEE 754格式内的值进行相加(A 32-bit floating-point adder can be both within the IEEE 754 format to add value)
- 2021-04-06 18:19:02下载
- 积分：1
-
anjian_xd
说明： Verilog实现按键消抖，工程，已下板验证通过。(Verilog achieves keystroke jitter elimination. The project has been validated on the lower board.)
- 2020-06-19 10:40:02下载
- 积分：1
-
full adder
说明： vhdl code for full adder
- 2020-06-30 22:46:55下载
- 积分：1
-
dds_ok1
说明： 基于FPGA的信号发生器，产生了正弦波，方波，锯齿波和三角波四种波形，按下一次按钮，波形切换一次。按下另一个按钮，改变波形的频率(The signal generator based on FPGA can generate four kinds of waveforms: sine wave, square wave, sawtooth wave and triangle wave. Press the button once and switch the waveform once. Press another button to change the frequency of the waveform)
- 2020-09-16 18:30:37下载
- 积分：1
-
hdb3_VHDL
hdb3 using language VHDL(Indoor using VHDL language)
- 2020-12-01 20:19:27下载
- 积分：1
-
my_lms
自适应滤波，对输入信号进行选择性的加权处理，使输出达到最优化，并且能够跟踪和适应系统和环境的动态变化(Least mean square，of the input signal processing, selective weighted output, and optimize can track and adapt to the dynamic changes of the system and environment)
- 2010-10-14 15:30:00下载
- 积分：1
-
电梯控制器
一个9层电梯的代码。每层电梯入口处，要求开关1，电梯内设有乘客到达的停止开关的水平。（没有下降的按钮，一楼九楼没有上行键）
- 2023-08-07 07:00:03下载
- 积分：1
-
spi_verilog_master_slave_latest.tar
SPI_Master_verilog_code
- 2018-01-15 14:24:28下载
- 积分：1
-
ABencode
FPGA实现增量式光栅尺正交脉冲解码，基于Verilog(FPGA realization of incremental grating ruler orthogonal pulse decoding, based on Verilog)
- 2020-11-21 20:59:36下载
- 积分：1
-
VGA为FPGA顶点4
应用背景控制VGA口。包括；SRC文件合成文件模拟文件；关键技术此代码已在Xilinx的FPGA技术实现在顶点4；技术：Xilinx Virtex系列VGA
- 2022-04-08 23:24:25下载
- 积分：1
