登录
首页 » Verilog » 4 位超前进位加法器的设计

4 位超前进位加法器的设计

于 2022-03-24 发布 文件大小:11.23 kB
0 54
下载积分: 2 下载次数: 1

代码说明:

本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PC9054_1124
    基于FPGA的PCI9054 LOCALBUS总线接口(PCI9054 interface program based on FPGA)
    2015-04-07 09:44:02下载
    积分:1
  • verilog实现二维卷积设计
    利用Verilog实现了二维卷积的操作,输入特征图尺寸为7x7,卷积核尺寸为5x5,分别使用了折叠、脉动阵列行固定、脉动阵列权重保持三种硬件实现设计方法来完成二维卷积的设计。
    2023-08-23 08:15:04下载
    积分:1
  • FP6182
    说明:  PF6182是一款很好的DC-DC同步降压IC。输出电压可调整,电流达2A。非常好用(PF6182 is a good DC-DC synchronous buck IC. Adjustable output voltage and current up to 2A. Very easy to use)
    2011-03-16 10:26:05下载
    积分:1
  • Spartan-6-PCIE_tutorial1
    xilinx Spartan 6 PCIE仿真教程,PIO方式,带有TLP包分析。(XILINX PCIE tutorial device spartan6 PCIE core version V2.4)
    2020-11-23 19:19:33下载
    积分:1
  • VHDL
    Project manager is reak vhdl old man
    2015-09-10 10:06:28下载
    积分:1
  • 浮动点加法器
    语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......
    2022-09-16 23:30:03下载
    积分:1
  • binary_adder_subtractor
    binary adder / subtracter in vhdl
    2012-12-10 14:54:57下载
    积分:1
  • PCPU设计代码
    说明:  RISC 5级流水线CPU,带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
    2020-06-24 04:00:01下载
    积分:1
  • 基于FPGA的四路ov7670摄像头图像采集与VGA显示系统
    应用背景应用于多路图像并行采集和显示的场合。关键技术基于华升FPGA图像处理开发板完成了四路图像采集,并送VGA分屏显示,程序全部为Verilog硬件语言编写,摄像头采用OV7670型,程序注释清晰,扩展性强,理论上可以继续扩展多路。
    2022-02-01 13:48:05下载
    积分:1
  • Micron_SDRAM_DDR2Simulation_model_Verilog
    DDR2 SDRAM仿真模型,适合于ModelSim下工作,请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
    2020-10-29 17:49:57下载
    积分:1
  • 696518资源总数
  • 104297会员总数
  • 29今日下载