网站首页

A signal can be stretched any one CLk the VHDL source code examples. See documen...

于 2022-03-24 发布文件大小:2.48 kB

 0  56

下载积分: 2 下载次数: 1

我要下载

代码说明：

一个可以把信号拉长任意个CLk的VHDL源码例子。详见说明文档-A signal can be stretched any one CLk the VHDL source code examples. See documentation

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)

2013-12-23 10:12:52下载

积分：1
VHDL language used to achieve 8
用VHDL语言实现8-3线编码器，16-4线编码器-VHDL language used to achieve 8-3 line encoder ,16-4-wire encoder

2023-08-20 10:35:02下载

积分：1
MapCG
cpu与GPU协同计算一个同时支持GPU与CPU的MapReduce框架实现(cpu and GPU collaborative computing)

2014-12-04 23:06:54下载

积分：1
LMS自适应均衡器
在通信系统中的信道带来了重要的作用。通道可以涉及许多不同类型的扭曲我们的信息。尤其是无线信道的多径失真严重。而且更严重的是这种失真是随机的。为了解决这个问题，多渠道的影响需要在均衡器接收端。这种均衡器采用不同的学习算法连续识别通道。该项目是VHDL实现LMS学习算法流水线架构。所以这个实施可以工作以更高的数据速率以较少的时钟速度的要求，因此以较少的功耗

2022-01-29 00:11:01下载

积分：1
uart
it contains pdf file which has vhdl program of uart (universal asynchoronus receiver and transmitter). which very simple and easy to understand

2010-04-22 20:47:55下载

积分：1
8 位修改 Booth 型乘法器
这是基数 4 修改 Booth 型乘法器为 8 位。它可以用于任何大小的操作数的乘法......

2022-01-24 13:25:05下载

积分：1
frequency divider
FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)

2019-04-27 23:35:12下载

积分：1
离散小波变换
尊敬的先生：，

2022-06-19 22:22:36下载

积分：1
LCD1602
通过编写verilog语言完成数据的在液晶LCD1602显示(By writing verilog language to complete the data displayed on the LCD LCD1602)

2013-08-04 13:12:05下载

积分：1
Self-study-syllabus-VSC-HVDC
Syllabus for VSC-HVDC course

2012-08-24 12:49:16下载

积分：1

696518资源总数
104305会员总数
11今日下载

A signal can be stretched any one CLk the VHDL source code examples. See documen...

0 个回复

热门标签

热门下载