网站首页

登录

IIC总线Verilog实现（读写16为数据）

于 2022-03-22 发布文件大小:2.07 kB

 0  56

下载积分: 2 下载次数: 2

我要下载

代码说明：

应用背景本此代码实在课题研究中驱动某个外设模块，在驱动中命令的外设状态的读写遵守IIC总线传输协议，但是由于该外设的命令和寄存器状态以字为单位，一般情况的IIC总线是实现的是8位数据的读写，在这需要的16位数据的读写，由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号，然后在写写操作寄存器的地址，然后等待ACK应答信号，然后再写入需要传输的8位数据，在这个代码中我们实现的是16位数据的写操作，所以前两步的操作中是一样的，最后写数据的操作是有变化的。读操作同上，只是多了一步Re-Start的过程

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adc_dac
ADC-DAC transmittion works thru SPI on 25 MHZ. Used for some student project on Xilinx sprtan3a FPGA

2016-12-01 19:44:33下载

积分：1
256M_sdram_OK
改自特权同学verilog语言写sdram测试程序；支持256M内存(verilog sdram )

2013-12-23 16:15:43下载

积分：1
class16_pll
说明： FPGA实现PLL锁相环，输出不同频率的时钟控制信号。(FPGA realizes PLL and outputs clock control signals of different frequencies.)

2021-03-19 17:19:19下载

积分：1
DDS
基于ARM的DDS信号发生器设计，可以产生各种信号的波形，生成所需要的信号，可供实验用(DDS signal generator based on ARM, can produce a variety of signal waveform can be used for experiment)

2013-03-29 18:49:52下载

积分：1
异步FIFO
这是一个异步的FIFO模块，还有5个部分，比较器，写满读空状态标志，和一个RAM模块，是编写一些大型程序的基础模块。谢谢大家，期望大家能够用得着

2022-10-11 11:20:03下载

积分：1
浮点乘法Verilog FPGA
数字乘法器，作为现代计算机中必不可少的一部分，其设计工作越来越受到人们的重视。本文采用硬件描述语言verilog HDL设计了一个基于补码一位乘法的浮点乘法器，设计功能完善，灵活性较好。理论依据包括浮点运算和补码一位乘法运算。本文对开发环境，测试环境做了简要介绍，并对设计过程进行了详细的描述分析，使用Modelsim软件的Simulator模块进行了功能仿真

2022-04-20 01:40:28下载

积分：1
10_1_hdmi_test
说明： fpga的hdmi驱动，只包括视频信号没使用音频线，总体跟DVI控制一样，可参考DVI说明手册进行观看(driver of HDMI using fpga)

2020-03-01 15:49:44下载

积分：1
浮动点加法器
语言代码编码中用于添加 2 xilinx 浮点数...... 和此编码中使用的技术是 piplining......

2022-09-16 23:30:03下载

积分：1
AD7980
AD9850 VERILOG代码硬件验证过，可以使用。

2021-05-07 15:37:36下载

积分：1
sram_test
is61lv25616简单的verilog程序，完成sram读写(is61lv25616 simple verilog program, complete sram read and write)

2013-07-18 11:16:50下载

积分：1

696518资源总数
104298会员总数
46今日下载