网站首页

Verilog written procedures for counting frequency meter module,

于 2022-03-20 发布文件大小:142.36 kB

 0  57

下载积分: 2 下载次数: 1

我要下载

代码说明：

verilog写的频率计程序的计数模块,-Verilog written procedures for counting frequency meter module,

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

3-8译码器地简单实现，采用QUARTUSii5.0环境编译-3-8 decoder to realize a simple, using the compiler QUARTUSii5.0 environment

2022-12-08 07:30:03下载

积分：1
C控制ADC的使用，主要是控制写入，控制状态。
利用c控制adc，主要是控制字写入，状态控制。-C control the use of adc, is mainly controlled write, the state of control.

2022-08-17 18:44:11下载

积分：1
percent
verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)

2005-03-08 21:33:38下载

积分：1
VHDL数字系统设计和工程实践6，包含原理，真值表和原理图，以及VHDL源代码....
VHDL数字系统设计和工程实践6，包含原理，真值表和原理图，以及VHDL源代码.-VHDL digital system design and engineering practice, six, including the principles, truth table and schematic, as well as VHDL source code.

2022-08-03 02:10:09下载

积分：1
zzlB
QUARTUSII 9.0 下的三级流水线中值滤波工程，vhdl源程序等。可用于fpga做图像预处理。(the three stage pipeline median filter project under QUARTUSII 9 , VHDL source program. which can be used by FPGA to do image preprocessing. )

2011-12-21 16:17:41下载

积分：1
CameraTrackingmaster
moving tracking based in D5M camera tracking camera

2016-04-08 14:57:11下载

积分：1
DA
说明： DOCUMENT ON DISTRIBUTED ARITHMATIC

2014-02-05 17:06:51下载

积分：1
dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.
dp_xiliux 的 CPLD Verilog设计实验,串口演示.代码测试通过. -dp_xiliux the CPLD Verilog design experiments, serial presentation. code test.

2022-11-12 18:25:03下载

积分：1
FPGA的I2S接收模块 audio_in_buff
说明：用于FPGA的I2S接收模块，仅供学习和参考(audio-i2s receive.use fpga.)

2019-04-21 12:11:23下载

积分：1
99记数VHDL的源程序,综合实验指导书上的,可以用的大家下载哦...
0-99记数VHDL的源程序,综合实验指导书上的,可以用的大家下载哦 -0-99 notation VHDL source, comprehensive guide book on the experiment can be used by everyone to download Oh

2022-03-28 11:04:09下载

积分：1

696518资源总数
104297会员总数
29今日下载

Verilog written procedures for counting frequency meter module,

0 个回复

热门标签

热门下载