登录
首页 » Verilog » 随机数生成代码的Verilog,Xilinx FPGA

随机数生成代码的Verilog,Xilinx FPGA

于 2022-03-20 发布 文件大小:5.93 MB
0 106
下载积分: 2 下载次数: 3

代码说明:

这是一个代码,采用Xilinx公司的产生随机数。这种形式可以让你产生随机整数。来自大气噪声的随机性,这对许多目的比通常使用的计算机程序的伪随机数算法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • FPGA数码管时钟显示
    FPGA时钟显示程序,可以按照正常的时间,频率可调,数码管显示00-00-00,中间的-可改。只要采用嵌套的循环结构实现
    2022-03-18 09:57:48下载
    积分:1
  • or2a
    使用vhdl语言设计一位全加器,在仪器上下载并实现LED灯的闪亮(A full adder design)
    2013-09-26 18:24:15下载
    积分:1
  • yiweijicunq
    16位右移位寄存器 下面描述的是一个位宽为16位的右移位寄存器,实际具有环形移位的功能,是在右移位寄存器的基础上将最低位的输出端接到最高位的输入端构成的。其功能为当时钟上升沿到达时,输入信号的最低位移位到最高位,其余各位依次向右移动一位。(16-bit right shift register The following description is a right shift register with a bit width of 16 bits. It actually has the function of circular shift. It is based on the right shift register, which connects the lowest bit output terminal to the highest bit input terminal. Its function is that when the rising edge of the clock arrives, the lowest displacement of the input signal reaches the highest position, and the rest of you move one bit to the right in turn.)
    2020-08-18 09:58:21下载
    积分:1
  • Radix-2 FFT processor using Radix-2 Cordic Algorithm
    这是使用Radix-2cordic算法的Radix-2fft处理器的工作Verilog代码
    2022-03-12 17:49:01下载
    积分:1
  • Block-cipher-lock
    密码锁verilog源代码,包括四个七段数码管显示模块,设置密码以及输入密码校验模块(Password lock Verilog source code, including four of seven digital tube display module, set the password and password verification module)
    2014-01-11 23:57:19下载
    积分:1
  • Continuous_delay_control_Farrow
    说明:  matlab代码,利用Farrow结构设计分数延时滤波器,滤波器阶数和个数可分别进行设置,利用最大最小准则近似(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
    2019-06-14 09:10:59下载
    积分:1
  • verilog uart 115200
    使用verilog编写的串口uart发送模块,发送速率为115200,输入时钟为50m,多年验证无任何错误
    2022-02-09 17:35:29下载
    积分:1
  • zynq_xadc3
    采集外部设备的电压值,用FPGA内部自带的XADC(Collect the voltage value of the external device and use the internal XADC of the FPGA)
    2018-04-19 21:52:27下载
    积分:1
  • EDA4--3
    实现的电子钟,资料非常全面,是一次课程设计的大作业,完成的质量很高。(Achieve the electronic clock information is very comprehensive, curriculum design job, completed high quality.)
    2013-01-18 17:41:09下载
    积分:1
  • Риторика_Зачетная работа
    说明:  access must be conf urr arr
    2019-05-29 20:23:53下载
    积分:1
  • 696518资源总数
  • 105273会员总数
  • 10今日下载