-
Copy
说明： this file describes the steps in building a fifo buffer module in verilog hdl and programming them on an fpga device
- 2020-06-21 21:00:02下载
- 积分：1
-
Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！...
Verilog&Vhdl混语言对SDRAM的控制源代码，提供了很好的例子，顶层文件为sdrm.v！-VerilogVhdl mixed language SDRAM control of the source code, provided a good example of top-level documents sdrm.v!
- 2022-03-18 22:36:54下载
- 积分：1
-
ss
it is a new describng system for it field
- 2018-02-05 22:48:15下载
- 积分：1
-
里面是VHDL的一些例子，大家可以看一下，蛮不错的，对大家提高VHDL水平很好的....
里面是VHDL的一些例子，大家可以看一下，蛮不错的，对大家提高VHDL水平很好的.-There is some examples of VHDL, we can look pretty good on the U.S. improve the level VHDL good.
- 2022-03-15 22:24:39下载
- 积分：1
-
sdram_control
SDRAM控制器 带仿真模型文件 仿真通过(Simulation model file simulation through SDRAM controller)
- 2017-12-07 10:54:24下载
- 积分：1
-
clock
软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 多功能数字钟(Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.0 1. Multi-function digital clock)
- 2009-03-22 12:44:34下载
- 积分：1
-
FPGA数字AGC(帮同学做的毕业设计)
FPGA数字AGC(帮同学做的毕业设计)-FPGA digital AGC (help students to do the graduation project)
- 2022-03-17 18:29:50下载
- 积分：1
-
ABS_17_BIT_SOURCE_CODE
说明： 多摩川绝对值编码器的NRG协议源代码,我们公司用的，我修改的解码程序(Tamagawa NRG absolute encoder protocol source code, used by our company, I modified decoding process)
- 2009-07-30 21:06:58下载
- 积分：1
-
一个UDP／IP核心架构的VHDL实现
资源描述这个包提供了一个UDP／IP核心架构的一个开源的VHDL实现和PC机与FPGA接口传输基础C类型（字符、16 / 32 / 64位的整数，浮点数和双打）。
- 2022-07-22 12:16:57下载
- 积分：1
-
ldpc_decoder_802_3an
802.3an ldpc码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，(802.3an ldpc code encoding, decoding the design, use of language VERILOG hdl, including test code,)
- 2021-02-14 15:29:49下载
- 积分：1
