网站首页

采用systemc语言设计了一个状态机，主要包括两个进程，仿真结果表明状态机可以正常工作...

于 2022-03-17 发布文件大小:4.10 MB

 0  174

下载积分: 2 下载次数: 1

我要下载

代码说明：

采用systemc语言设计了一个状态机，主要包括两个进程，仿真结果表明状态机可以正常工作-Systemc language designed using a state machine, mainly consists of two processes, the simulation results show that the state machine can work properly

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Vending-Machine-using-Moore
Vending Machine simulation using Moore sequence

2016-05-30 08:24:35下载

积分：1
DES
说明：自己写的DES的verilog实现。输入输出实现了并转串。(DES algorithm implemented in verilog.)

2020-12-03 16:19:25下载

积分：1
利用扫描加记数程序实现百进制,适合VHDL的初学者使用.
利用扫描加记数程序实现百进制,适合VHDL的初学者使用.-increase in the use of scanning program in mind several hundred 229 and is suitable for beginners to use VHDL.

2022-03-21 06:59:03下载

积分：1
CRC32_D8
crc32编码的代码(CRC32 coding code)

2008-05-18 21:52:39下载

积分：1
占空比1：1的通用分频模块
占空比1：1的通用分频模块-1:1 generic-frequency module

2022-11-11 08:45:03下载

积分：1
Frecuencymeter
Frecuencymeter digital, clk frequency 10 MHZ, exhibition in 7 segments

2009-09-17 02:49:40下载

积分：1
BCH3
BCH3.c,提供m<21以下的所有码长的BCH编解码模块。以供大家参考。谢谢(BCH encoder&decoder GF(2^m) m<21)

2021-01-26 11:58:36下载

积分：1
verilog 写的 “梁祝”乐曲演奏电路
verilog 写的 “梁祝”乐曲演奏电路-verilog wrote " The Butterfly Lovers" music concert circuit

2022-02-03 08:31:54下载

积分：1
count23
一个简单的23计数器，用VHDL实现，可供初学者学习。(A simple 23 counters, with the VHDL implementation, available for beginners.)

2010-05-10 13:30:44下载

积分：1
gtx_interface_ip
高速串行设计FPGA-GTX IP设置生成，可动态配置速率2.4Gbps，1.2Gbps，0.6Gbps，自适应链接(High-speed serial design FPGA-GTX IP settings generated dynamically configurable rate of 2.4Gbps, 1.2Gbps, 0.6Gbps, adaptive link)

2016-09-22 09:48:00下载

积分：1

696518资源总数
106253会员总数
14今日下载

采用systemc语言设计了一个状态机，主要包括两个进程，仿真结果表明状态机可以正常工作...

0 个回复

热门标签

热门下载