登录
首页 » VHDL » 通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成...

通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成...

于 2022-03-14 发布 文件大小:3.26 MB
0 143
下载积分: 2 下载次数: 1

代码说明:

通信基带信号发生器的设计,采用单片机输入频率和波形,在FPGA中实现频率和波形生成-Communications base-band signal generator design, the use of single-chip input frequency and waveform, in the FPGA to achieve the frequency and waveform generation

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • c
    智能小车用到的c程序,单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
    2013-07-16 14:18:21下载
    积分:1
  • ofdm
    这是OFDM调制matlab的程序,中间详细描述了调制的过程,希望对大家有用。(This is the OFDM modulation matlab procedures, a detailed description of the intermediate modulation process, I hope useful.)
    2013-09-26 16:20:42下载
    积分:1
  • LDPCtest
    ldpc编码器ru算法的verilog语言的完整实现,希望对您有用(ldpc encoder, RU, VERILOG,altera)
    2021-01-07 14:08:53下载
    积分:1
  • veilog code user can derict use it for the base mode.
    veilog 代码 用户可以直接调用,作为底层模块。同时已经编译成功,可以作为基本单元库。-veilog code user can derict use it for the base mode.
    2023-08-09 02:40:03下载
    积分:1
  • digital-processing-with-FPGA
    vhdl语言,国外教材,数字信号处理算法(vhdl language, foreign materials, digital signal processing algorithms)
    2016-07-22 21:53:49下载
    积分:1
  • a
    用verilog实现除法器,调用了ip核,不仅有源代码,还有测试程序的时序编写(verilog ise divider)
    2013-07-21 15:03:31下载
    积分:1
  • rs-codec-8-16
    RS[255,223]纠错码verilog源码,包含编码和解码模块,以及testbench等。(Verilog source code for RS[255,223] encoder and decoder, with testbench included.)
    2021-04-28 15:58:44下载
    积分:1
  • Nios-II
    数字电路的设计。以软件方式实现硬件电路,功能强大,开发容易。(Digital circuit design. With software to realize the hardware circuit, powerful, development easy. )
    2011-12-03 09:47:56下载
    积分:1
  • 数字频率计数字频率计
    数字频率计 数字频率计-Digital frequency meter digital frequency meter
    2022-01-24 16:05:05下载
    积分:1
  • 二维高斯实现的Vhdl代码
    这段代码是用来实现二维高斯滤波器的。
    2022-01-25 17:27:16下载
    积分:1
  • 696518资源总数
  • 105327会员总数
  • 16今日下载