网站首页

It is then register ( shifter) PISO ( Parallel

于 2022-03-14 发布文件大小:668.00 B

 0  128

下载积分: 2 下载次数: 1

我要下载

代码说明：

It is then register ( shifter) PISO ( Parallel - in, serial - out)-It is then register ( shifter) PISO ( Parallel- in, serial- out)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

jiaotongdeng
Quartus2环境下基于VHDL状态机的交通灯程序(VHDL state machine traffic lights based on Quartus2 environment)

2014-01-13 21:57:00下载

积分：1
vhdl的3
vhdl的3-8译码器-instantiate the 3-8 decoder

2022-03-25 00:36:10下载

积分：1
Verilog实现的VGA程序，用ISE打开工程文件即可
Verilog实现的VGA程序，用ISE打开工程文件即可-Verilog implementation VGA program, open the project file with the ISE can be

2022-03-11 09:21:27下载

积分：1
01_test
说明： FPGA测试程序，仅供测试硬件是否能够运行，主要功能是点亮运行指示灯(The main function of the test program of FPGA is to light the running indicator.)

2019-06-20 03:21:28下载

积分：1
SPI_test
用FPGA于32进行SPI单向通信，FPGA向32放松发送数据(One-way SPI communication is carried out in 32 with FPGA, and data is sent to 32 with ease by FPGA.)

2020-06-18 10:40:02下载

积分：1
sin2
fpga正弦波发生函数，可用于自动生成rom文件(fpga sine wave generating function)

2011-05-08 22:48:08下载

积分：1
ov7670_sdram_vga_sobel
基于OV7670采集，SDRAM缓存，sobel处理，VGA显示的工程，内有全部代码，基于QUARTUS开发板实现。 FPGA 边缘检测(Based on OV7670 acquisition, SDRAM cache, sobel processing, VGA display project, with all the code, based on QUARTUS development board. FPGA edge detection)

2019-04-23 17:31:00下载

积分：1
基于FPGA的六路抢答器
设计一个可供6组参赛选手使用的抢答器，具体要求如下：1) 可容纳6组参赛者的数字智能抢答器，每组设置一个抢答按钮供抢答者使用；2) 电路具有第一抢答信号的鉴别和锁存功能；3) 设置计分电路4) 设置犯规电路。顶层设计使用图形模块连线搭建，顶层功能模快均使用VHDL语言编写

2023-01-01 02:30:03下载

积分：1
DCT
用verilog语言实现DCT编解码附有DCT的说明(Using Verilog language realize DCT codec with a description of DCT)

2020-11-14 15:19:41下载

积分：1
CXFlt
通信系统中的基带信号处理中的成型滤波器代码，已经通过编译。(Communication system baseband signal processing shaping filter code, has passed the compilation.)

2015-03-24 09:43:05下载

积分：1

696518资源总数
106268会员总数
10今日下载

It is then register ( shifter) PISO ( Parallel

0 个回复

热门标签

热门下载