登录
首页 » VHDL » 这是一个控制芯片CPLD 1394的verilog程序,可以参考应用。

这是一个控制芯片CPLD 1394的verilog程序,可以参考应用。

于 2022-03-11 发布 文件大小:3.32 kB
0 75
下载积分: 2 下载次数: 1

代码说明:

这是一段控制1394芯片的cpld的verilog程序,可以参考,在实际项目中已经采用.-This is a control chip cpld 1394 Verilog the procedures, they can refer to the actual project has been adopted.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 4x4-Keypad
    fpga的一个小程序用于3s500e 4*4键盘模块(fpga is a small program used 3s500e 4* 4 keyboard module)
    2013-07-21 11:41:36下载
    积分:1
  • 基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例....
    基于NIOS的CF卡应用(包括了软件和硬件),ALTERA的IP库中只提供了底层的硬件寄存器描述头文件.这是个基于IP核HAL的软件,以及相应的硬件设计示例.-NIOS based on the CF card applications (including the software and hardware), ALTERA the IP library provides only the bottom of the first document describes the hardware registers. This is a HAL-based IP core of the software, hardware design and the corresponding sample.
    2022-04-25 01:03:08下载
    积分:1
  • vhdl的基础性的介绍,对初学者大有用处
    vhdl的基础性的介绍,对初学者大有用处-vhdl basic introduction
    2022-05-20 01:22:09下载
    积分:1
  • I2C-AT24C02
    I2C总线芯片AT24C02程序设计 C++编程(I2C bus AT24C02 chip program design)
    2013-05-27 15:01:08下载
    积分:1
  • shuzizhongchengxu
    多功能数字钟,1、采用24小时制:时、分、秒计时、显示。 2、具有手动校准功能:分为时校准、分校准。 3、秒复位 4、闹钟功能 5、整点报时:仿中央人民广播电台整点报时信号
    2021-04-11 19:38:57下载
    积分:1
  • frequency divider
    FPGA对系统50M时钟进行分频。FPGA最基本功能基础(FPGA Verilog program, key detection, program jitter elimination, jitter elimination, delay detection keys)
    2019-04-27 23:35:12下载
    积分:1
  • xapp585
    LVDS并行数据传输,来自XILINX官网(LVDS Parallel Data Transfer)
    2020-06-29 08:20:02下载
    积分:1
  • adaptive
    这是基于MATLAB编程实现自适应滤波器,并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)
    2009-06-24 13:26:32下载
    积分:1
  • 04_uart_test
    说明:  基于FPGA,用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
    2021-03-14 13:43:49下载
    积分:1
  • Vhdl实现的鼠标协议历程,代码可读性高,适合作为案例参考。
    Vhdl实现的鼠标协议历程,代码可读性高,适合作为案例参考。-VHDL realize the course of the mouse protocol, code readable, suitable as a reference case.
    2023-05-02 16:50:03下载
    积分:1
  • 696518资源总数
  • 104305会员总数
  • 11今日下载