-
gtx
说明： ip core of the transceiver gtx
- 2019-04-02 00:10:03下载
- 积分：1
-
multiplier
32位乘以32位乘法器，由datapath 和控制中心组成，输出64位结果(32bits by 32 bits multiplier
)
- 2012-03-26 11:55:39下载
- 积分：1
-
DE2_115_TV开发板例程，含SDRAM及异步FIFO应用
DE2_115_TV开发板例程，含SDRAM及异步FIFO应用: 通过协调器控制2入2出共4个FIFO操作SDRAM
- 2022-01-27 23:00:19下载
- 积分：1
-
FPGA控制步进电机的Verilog程序
FPGA控制步进电机的程序，带有加减速，方向控制，速度可调。并且有SPI接口，由状态机控制电机的加减速，电机运行步数可控。
- 2022-08-05 17:28:46下载
- 积分：1
-
FFT_64points
64点的 FFT verilog,它是串行计算的，工作频率不到100M，计算速率很高，里面的层次很清晰。(64-point FFT verilog serial computing, the operating frequency of less than 100M, the calculated rate is high, the level inside is very clear.)
- 2021-04-03 11:29:07下载
- 积分：1
-
FPGA DDS
使用DE2实现DDS，步骤简单，配置管脚可自查看(Using DE2 to realize DDS, the steps are simple and the pins can be self-checked.)
- 2020-06-23 10:00:01下载
- 积分：1
-
nios ii系统中Nichestack协议栈的使用
1、工程文件解读
本例程需要的工程文件有以下几种，下面对其意义及作用做了说明：
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-07-05 10:46:12下载
- 积分：1
-
Verilog HDL的基本语法
说明： Verilog HDL基本语法，是本人遇到的比较简洁明了的语法学习笔记(Verilog HDL basic grammar , a relatively simple and clear grammar learning note)
- 2020-04-10 16:47:36下载
- 积分：1
-
8_sys_clock
黑金开发板对时钟信号的编写实验以及调试，相关代码如压缩包所示(CLOCK FPGA)
- 2012-09-18 22:51:36下载
- 积分：1
-
Three-phase-power
利用FPGA，产生三相SPWM波，与后继硬件电路配合，形成三相电源。高效，实用。(Using FPGA, produce three-phase SPWM wave, with subsequent hardware circuit with the formation of three-phase power. Efficient and practical.)
- 2021-04-06 23:49:02下载
- 积分：1
