登录
首页 » Verilog » aderr 约 4 位

aderr 约 4 位

于 2022-03-05 发布 文件大小:480.46 kB
0 59
下载积分: 2 下载次数: 1

代码说明:

该文件.RAR它有关的4加法proyect - 位这proyect使用,以12和4列,为您proyect。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DTMB
    能够完美产生数字地面电视(DTMB)的信源的程序。帧头模式为模式一。信道可选择,信号加入频偏,延时,后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
    2013-07-25 11:22:28下载
    积分:1
  • 单片机课程设计——交通灯_1
    一个交通灯设计,简单的实现,没有添加其他的显示管(Traffic Light System)
    2020-06-21 10:40:02下载
    积分:1
  • FIFO
    Verilog HDL语言编写异步FIFO(Verilog HDL language, asynchronous FIFO)
    2012-05-31 15:13:21下载
    积分:1
  • Verilog LDPC码
    说明:  LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)
    2020-03-03 18:14:12下载
    积分:1
  • wp_max_flash
    FPGA中FLASH配置控制源码,VHDL和Verilog(FPGA source code in the FLASH configuration control, VHDL and Verilog)
    2007-12-11 15:57:15下载
    积分:1
  • 32位计数器 Verilog
    实现32位计数器的功能。其中包含了源文件和仿真文件。适用于Verilog初学者学习使用。使用的是xilinx开发板实现。
    2022-12-19 14:15:04下载
    积分:1
  • fwwallace
    wallace tree multiplier in verrilog
    2013-03-19 00:15:07下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • frenqucy
    利用康芯公司的FPGA芯片设计制作频率计,实现对频率的测量。(Kang core using FPGA chip design company frequency meter, realize the frequency measurements.)
    2011-07-27 15:49:30下载
    积分:1
  • 基于FPGA 以太网Verilog代码
    实现以太网mac层帧设计,在modelsim上可以直接仿真实现,对于以太网和FPGA的学习有很大的帮助。同时对于以太网的帧格式的设计方面的学习 帮助也非常的大。 
    2022-03-23 14:56:49下载
    积分:1
  • 696518资源总数
  • 104326会员总数
  • 25今日下载