登录
首页 » VHDL » Written in the quaters of the size of the comparator output, verilog language wr...

Written in the quaters of the size of the comparator output, verilog language wr...

于 2022-02-26 发布 文件大小:30.35 kB
0 118
下载积分: 2 下载次数: 1

代码说明:

在quaters下写的比较数的大小输出,verilog语言写的,具有状态机和存储器-Written in the quaters of the size of the comparator output, verilog language written with the state machine and memory

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sixlift
    一个数字电路设计:六层电梯自动运行的VHDL程序(a digital circuit:sixlift design)
    2013-05-02 19:31:59下载
    积分:1
  • Ver_I2C_eeprom
    用verilog编写的I2C——E2PROM模型。适用于各种型号的E2PROM,代码内部有参数可选。(Written in verilog I2C- E2PROM model. E2PROM, the internal code applicable to various types of optional parameters.)
    2013-04-10 16:14:03下载
    积分:1
  • ldpc
    低密度校验码 ,很好用的代码,功能已经实现编码和译码(fpga ldpc)
    2014-04-09 10:24:51下载
    积分:1
  • 移位寄存器。verilog VHDL
    shift register. vhdl verilog
    2023-06-29 10:50:03下载
    积分:1
  • 递增方式在4位数码管上向上计数显示从0000
    递增方式在4位数码管上向上计数显示从0000-0001->0002……..9999….0000….0001…. -- 利用CPLD设计了一个4位十进制计数器,并用数码管显示当前计数值-Incremental approach in the four counts upward digital tube display from 0000-0001-
    2022-11-11 14:10:03下载
    积分:1
  • SDR
    直接序列扩频通信的Verilog仿真代码,在Quartus II中实现。(Direct sequence spread spectrum communication Verilog simulation code, implemented in Quartus II.)
    2011-01-16 12:18:18下载
    积分:1
  • biaojue4
    此代码实现4人表决功能,4人中有三人同意即为通过。(Four voting)
    2013-10-29 21:46:07下载
    积分:1
  • ddr3_sun
    使用DDR3IP核进行仿真,写入读取数据(Using DDR3IP core to simulate, write and read data)
    2021-01-07 00:48:53下载
    积分:1
  • 赛灵思XC2C256频率计的Verilog实现。mt10t7 7
    Frequency meter Verilog implementation for Xilinx XC2C256. MT10T7 7-seg LCD used for output.
    2022-03-26 03:57:37下载
    积分:1
  • prob1
    UART program for fun(UART)
    2009-11-18 10:26:04下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载