登录
首页 » VHDL » Written in the quaters of the size of the comparator output, verilog language wr...

Written in the quaters of the size of the comparator output, verilog language wr...

于 2022-02-26 发布 文件大小:30.35 kB
0 84
下载积分: 2 下载次数: 1

代码说明:

在quaters下写的比较数的大小输出,verilog语言写的,具有状态机和存储器-Written in the quaters of the size of the comparator output, verilog language written with the state machine and memory

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论


0 个回复

  • ZEDBOARD
    ZEDBOARD的管脚分配图和约束文件,包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
    2021-03-23 21:19:15下载
    积分:1
  • sdi_audio
    sdi音频嵌入及解嵌代码,代码使用Verilog HDL语言(SDI audio embedding and decoding code, the code using Verilog HDL language)
    2020-12-01 19:29:26下载
    积分:1
  • 一款verilog设计的SRAM控制器svtb_ahb_sram
    一款verilog设计的SRAM控制器,可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)
    2020-06-30 13:40:02下载
    积分:1
  • Complete-RAM
    ram 64KB designed by haneesh in verilog
    2011-07-15 00:57:01下载
    积分:1
  • Verilog实现 spi接口的FPGA实现 通过仿真,修改后即可应用
    Verilog实现 spi接口的FPGA实现 通过仿真,修改后即可应用-Verilog realize spi interface FPGA to achieve through the simulation, the application can be modified
    2022-08-14 13:03:16下载
    积分:1
  • uart
    用veriolg 语言编写的串口通讯程序,通过FPGA控制串口的通讯。(a veriog program completed on FPGA to contrlo a uart to communicaton with a computer )
    2010-08-16 10:41:03下载
    积分:1
  • PS2_Core
    or1200 PS2_Core code
    2010-07-18 23:26:44下载
    积分:1
  • :现场可编程门阵列(FPGA)在双FPGA芯片的特点
    :针对现场可编程门阵列(FPGA)芯片的特点,研究FPGA中双向端口I/O的设计,同时给 出仿真初始化双向端口I/O的方法。采用这种双向端口的设计方法,选用Xilinx的Spartan2E芯片 设计一个多通道图像信号处理系统。-: For field programmable gate array (FPGA) chip features of FPGA in the bi-directional port I/O design, the simulation is initialized at the same time two-way port I/O method. Using this design method of two-way ports, optional Spartan2E the Xilinx chip to design a multi-channel image signal processing system.
    2022-01-21 19:15:19下载
    积分:1
  • ad7667.hdl
    自己编写的AD7667的数据采集程序,因为之前没用过,首次写!
    2022-02-28 09:44:00下载
    积分:1
  • 实验12
    说明:  数字逻辑实验课第十二次作业,基于Verilog的Clock时钟(Clock based on Verilog)
    2021-03-11 15:03:46下载
    积分:1
  • 696518资源总数
  • 105306会员总数
  • 25今日下载