登录
首页 » SCM » DDS,用Verilog语言生成的FPGA

DDS,用Verilog语言生成的FPGA

于 2022-02-15 发布 文件大小:24.84 kB
0 70
下载积分: 2 下载次数: 2

代码说明:

DDS,FPGA产生,用verilog语言实现-DDS, FPGA generated using Verilog language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696518资源总数
  • 104269会员总数
  • 31今日下载