-
简单的32位RISC CPU内核
我是在韩国仁荷大学学生。这是项目结果的计算机体系结构。它的 CPU 核心，32 位 RISC 系统。它可以在 300 MIPS opreated。1cycle / 1instruction 系统。它提出简单的哈佛架构。和做简单的算术逻辑。
- 2022-01-28 09:03:42下载
- 积分：1
-
HDB3-VHDL-code
HDB3的VHDL语言描述，注释在文件内(HDB3 source code in VHDL)
- 2020-12-01 20:19:27下载
- 积分：1
-
DTMB
能够完美产生数字地面电视（DTMB）的信源的程序。帧头模式为模式一。信道可选择，信号加入频偏，延时，后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
- 2013-07-25 11:22:28下载
- 积分：1
-
I121-v1.10
Implementation of Serial Infrared decoder for low-speed IrDA communications.
- 2013-06-14 05:38:14下载
- 积分：1
-
c
智能小车用到的c程序，单片机C语言与FPGA的 VHDL语言的结合(Smart car used c program, microcontroller C language and the combination of FPGA VHDL)
- 2013-07-16 14:18:21下载
- 积分：1
-
forug_2016.03
说明： formality2016 userguide
- 2019-10-29 14:59:40下载
- 积分：1
-
sd_slave_device
verilog source code for SD card SLAVE DEVICE IP-Core
- 2021-04-12 22:18:56下载
- 积分：1
-
TCL2543
基于FPGA的TLC2543控制器,采用状态进行控制ADC进行转换(The TLC2543 controller based on FPGA, using state control of ADC conversion)
- 2020-11-18 15:59:39下载
- 积分：1
-
waveform_-generator
简易信号波形发生器，可以产生四种波形，频率1k-20K步进可调。学习Verilog HDL的好例子。(imple signal waveform generator, can produce four waveform, frequency 1 k-20 k step can be adjusted. Learning Verilog good example of HDL.
)
- 2011-06-12 21:13:27下载
- 积分：1
-
tdc
time to digital convertor
- 2011-09-22 16:25:50下载
- 积分：1
